Digital phase control circuit

Patent Number:

FP1143621

Publication date:

2001-10-10

Inventor(s):

WATARAI SEIICHI (JP)

Applicant(s):

NIPPON ELECTRIC CO (JP)

Requested Patent:

JP2001285266

Priority Number(s):

Application Number: EP20010107509 20010326

IPC Classification:

JP20000095604 20000330 H03L7/07; H03L7/081

EC Classification:

H03L7/081A, H03L7/07

Equivalents:

US2001035784

Abstract

The digital phase control circuit of the present invention is provided with: voltage-controlled delay line VCDL1 in which differential buffers G1-G10 having a propagation delay time of 160 ps are concatenated in a plurality of stages; voltage-controlled delay line VCDL2 in which differential buffers H1-H8 having a propagation delay time of 200 ps are concatenated in a plurality of stages; selector S2 that extracts a clock signal from any stage of voltagecontrolled delay line VCDL1 and outputs to the first stage of voltage-controlled delay line VCDL2; and selector S3 that extracts and outputs a clock signal from any stage of voltage-controlled delay line VCDL2. This digital phase control circuit 10 feedback-controls voltage-controlled delay line VCDL1 and voltage-controlled delay line VCDL2 by delay locked loops DLL1 and DLL2, controls the phases of clock signals with the difference 40 ps between 160 ps and 200 ps as the resolution; and therefore is a power-saving, compact, and high-resolution digital phase control circuit that suppresses increase in power consumption and increase in the area occupied by circuits to a minimum.



Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001 — 285266

(P2001 - 285266A)

(43)公開日 平成13年10月12日(2001.10.12)


| 識別記号 | FΙ | テーマコート*(参考) |
|---------------------------|---|---|
| /02 | H03K 5/13 | 5B079 |
| /06 | H03L 7/00 | D 5J001 |
| /13 | H04L 7/02 | Z 5J106 |
| /00 | G06F 1/04 | 311Z 5K047 |
| | 審查請求有 | 請求項の数9 OL (全 26 頁) |
| 特願2000-95604(P2000-95604) | (71)出願人 0000042 日本電気 | 37 3休式会社 |
| 平成12年3月30日(2000.3.30) | | 整区芝五丁目7番1号 |
| | (72)発明者 渡会 副 | å — |
| | | 艺艺5丁目7番1号 日本電気株 |
| | | |
| | 1 | |
| | 弁理士 | 開口 宗昭 |
| | | |
| | | |
| | | |
| | | 最終頁に続く |
| | /02 /06 /13 /00 特顧2000-95604(P2000-95604) | /02 H 0 3 K 5/13 /06 H 0 3 L 7/00 /13 H 0 4 L 7/02 /00 G 0 6 F 1/04 審査請求 有 (71) 出頭人 0000042 平成12年3月30日(2000.3.30) 東京都済 (72)発明者 波会 調 |

(54) 【発明の名称】 デジタル位相制御回路

(57)【要約】

【課題】消費電力の増加及び回路専有面積の増加が最小限に抑えられた省電力・小面積型の高分解能デジタル位相制御回路を提供する。

【解決手段】伝搬遅延時間160psの遅延バッファG1~G10を連接した電圧制御遅延線VCDL1と、伝搬遅延時間200psの遅延バッファH1~H8を連接した電圧制御遅延線VCDL1の何れかの段からクロック信号を取り出し、電圧制御遅延線VCDL2の一段目に出力する選択回路S2と、電圧制御遅延線VCDL2の何れかの段からクロック信号を取り出して出力する選択回路S3と備えてデジタル位相制御回路10を構成し、電圧制御遅延線VCDL1及び第二の電圧制御遅延線VCDL2を、遅延ロックループDLL1、DLL2により帰還制御し、160psと200psとの差40psを分解能としてクロック信号の位相を制御した。



【特許請求の範囲】

【請求項1】 入力された所定周波数のリファレンスクロック信号に対して、位相が所定の分解能で制御された1又は2以上のクロック信号を出力するデジタル位相制御回路において、それぞれ異なる伝搬遅延時間を有する遅延バッファを2種以上各種所定数備え、前記クロック信号を通過させる遅延バッファの種類ごとの数を変更することにより前記クロック信号の総合遅延時間を前記遅延バッファの伝搬遅延時間より微少な単位で変化させて前記クロック信号の位相を制御することを特徴とするデ 10ジタル位相制御回路。

1

【請求項2】 第一種の伝搬遅延時間を有する遅延バッ ファを複数段連接してなり、リファレンスクロック信号 が入力される第一の電圧制御遅延線と、第二種の伝搬遅 延時間を有する遅延バッファを複数段連接してなる第二 の電圧制御遅延線と、第一の電圧制御遅延線の何れかの 段からクロック信号を取り出し、かかる取り出したクロ ック信号を第二の電圧制御遅延線の一段目に出力する選 択回路と、第二の電圧制御遅延線の何れかの段からクロ ック信号を取り出して出力する選択回路とを備えること 20 を特徴とする請求項1 に記載のデジタル位相制御回路。 【請求項3】 入力された所定周波数のリファレンスク ロック信号に対して、位相が所定の分解能で制御された 1又は2以上のクロック信号を出力するデジタル位相制 御回路において、第一種の伝搬遅延時間を有する遅延バ ッファを複数段連接してなり、リファレンスクロック信 号が入力される第一の電圧制御遅延線と、第二種の伝搬 遅延時間を有する遅延バッファを複数段連接してなる第 二の電圧制御遅延線と、第一の電圧制御遅延線の何れか の段からクロック信号を取り出し、かかる取り出したク ロック信号を第二の電圧制御遅延線の一段目に出力する 選択回路と、第二の電圧制御遅延線の何れかの段からク ロック信号を取り出して出力する選択回路とを備え、第 一の電圧制御遅延線及び第二の電圧制御遅延線が、遅延 ロックループにより帰還制御され、第一種の伝搬遅延時 間と第二種の伝搬遅延時間との時間差が、第一種の伝搬 遅延時間及び第二種の伝搬遅延時間のいずれよりも小さ く設定され、第一種の伝搬遅延時間と第二種の伝搬遅延 時間との時間差を前記分解能としてクロック信号の位相 を制御することを特徴とするデジタル位相制御回路。

【請求項4】 第一種の伝搬遅延時間を有する遅延バッファをh段連接してなり、リファレンスクロック信号が入力される第一の電圧制御遅延線と、第一の電圧制御遅延線のi段の出力にそれぞれ接続し、第二種の伝搬遅延時間を有する遅延バッファをj段連接してなるi本の第二の電圧制御遅延線と、第二種の伝搬遅延時間を有する遅延バッファをk段連接してなる第三の電圧制御遅延線と、第一の電圧制御遅延線及び第二の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を第三の電圧制御遅延線の一段目に出 50

力する選択回路とを備えることを特徴とする請求項1 に 記載のデジタル位相制御回路。

【請求項5】 入力された所定周波数のリファレンスク ロック信号に対して、位相が所定の分解能で制御された 1又は2以上のクロック信号を出力するデジタル位相制 御回路において、第一種の伝搬遅延時間を有する遅延バ ッファをh段連接してなり、リファレンスクロック信号 が入力される第一の電圧制御遅延線と、第一の電圧制御 遅延線の i 段の出力にそれぞれ接続し、第二種の伝搬遅 延時間を有する遅延バッファをj段連接してなるi本の 第二の電圧制御遅延線と、第二種の伝搬遅延時間を有す る遅延バッファをk段連接してなる第三の電圧制御遅延 線と、第一の電圧制御遅延線及び第二の電圧制御遅延線 の何れかの段からクロック信号を取り出し、かかる取り 出したクロック信号を第三の電圧制御遅延線の一段目に 出力する選択回路とを備え、第一の電圧制御遅延線及び 第三の電圧制御遅延線がそれぞれ遅延ロックループによ り帰還制御され、各第二の電圧制御遅延線の各遅延バッ ファには、第三の電圧制御遅延線を帰還制御する遅延口 ックループにより生成される分解能を維持するための遅 延制御電圧又は電流が供給され、第一種の伝搬遅延時間 と第二種の伝搬遅延時間との時間差が、第一種の伝搬遅 延時間及び第二種の伝搬遅延時間のいずれよりも小さく 設定され、第一種の伝搬遅延時間と第二種の伝搬遅延時 間との時間差を前記分解能としてクロック信号の位相を 制御することを特徴とするデジタル位相制御回路。

【請求項6】 第二の電圧制御遅延線のうち少なくとも一の電圧制御遅延線が遅延ロックループにより帰還制御され、他の第二の電圧制御遅延線の各遅延バッファには、前記一の電圧制御遅延線を帰還制御する遅延ロックループにより生成される分解能を維持するための遅延制御電圧又は電流が供給されてクロック信号の位相を制御することを特徴とする請求項5に記載のデジタル位相制御回路。

【請求項7】 第一種の伝搬遅延時間を有する遅延バッファを複数段連接してなり、リファレンスクロック信号が入力される第一の電圧制御遅延線と、第二種の伝搬遅延時間を有する遅延バッファを複数段連接してなる第二の電圧制御遅延線の入力側に接続し、伝搬遅延時間を第一種の伝搬遅延時間と第二種の伝搬遅延時間とに切換可能な可変遅延バッファを複数段連接してなるサイクリック遅延回路と、第一の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を前記サイクリック遅延回路の一段目に出力する選択回路とを備えることを特徴とする請求項1に記載のデジタル位相制御回路。

【請求項8】 入力された所定周波数のリファレンスクロック信号に対して、位相が所定の分解能で制御された1又は2以上のクロック信号を出力するデジタル位相制御回路において、第一種の伝搬遅延時間を有する遅延バ

ッファを複数段連接してなり、リファレンスクロック信 号が入力される第一の電圧制御遅延線と、第二種の伝搬 遅延時間を有する遅延バッファを複数段連接してなる第 二の電圧制御遅延線と、第二の電圧制御遅延線の入力側 に接続し、可変遅延バッファを複数段連接してなるサイ クリック遅延回路と、第一の電圧制御遅延線の何れかの 段からクロック信号を取り出し、かかる取り出したクロ ック信号を前記サイクリック遅延回路の一段目に出力す る選択回路とを備え、第一の電圧制御遅延線及び第二の 電圧制御遅延線がそれぞれ遅延ロックループにより帰還 10 制御され、第一の電圧制御遅延線の各遅延バッファは、 第一の電圧制御遅延線を帰還制御する遅延ロックループ により生成される分解能を維持するための第一の遅延制 御電圧又は電流と、第二の電圧制御遅延線を帰還制御す る遅延ロックループにより生成される分解能を維持する ための第二の遅延制御電圧又は電流とが供給され、前記 サイクリック遅延回路の各可変遅延バッファは、第一の 遅延制御電圧又は電流、及び第二の遅延制御電圧又は電 流のうちいずれか一方が供給されるとともに、他方をも 供給するか否かを切り換える切換回路が付設されてその 20 伝搬遅延時間を第一種の伝搬遅延時間と第二種の伝搬遅 延時間とに切換可能にされ、第一種の伝搬遅延時間と第 二種の伝搬遅延時間との時間差が、第一種の伝搬遅延時 間及び第二種の伝搬遅延時間のいずれよりも小さく設定 され、第一種の伝搬遅延時間と第二種の伝搬遅延時間と の時間差を前記分解能としてクロック信号の位相を制御 することを特徴とするデジタル位相制御回路。

3

前記分解能が、前記リファレンスクロ 【請求項9】 ック信号の周期の1/n(nは整数)に設定された請求項1か ら請求項8のうちいずれか一に記載のデジタル位相制御 30 回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、所定の周波数を持 つリファレンスクロック信号を入力し、前記リファレン スクロック信号に対し所定の遅延差(分解能)単位で位 相を制御された少なくとも1つ以上のクロック信号を出 力するデジタル位相制御回路に関するものである。

[0002]

【従来の技術】従来、所定の周波数を持つリファレンス クロック信号を入力し、前記リファレンスクロック信号 に対し所定の遅延差 (分解能) 単位で位相を制御された 少なくとも1つ以上のクロック信号を出力するデジタル 位相制御回路は、例えば図4に示す従来の一例のデジタ ル位相制御回路100のように構成される。この従来例 のデジタル位相制御回路100は、10段の差動バッフ ァG1~G10で構成された電圧制御遅延線 (Voltage Control Deley Line) VCDL1を含む遅延ロックルー プ (Deley Locked Loop) DLL1に、4つの入力端子 を持つ入力用の選択回路(セレクタ: Selector)S1が 50 ロック信号CLK1、CLK3(リファレンスクロッ

接続され、さらに、各差動バッファG1~G10の出力 に出力用の選択回路S2が接続されて構成される。遅延 ロックループDLL1は、電圧制御遅延線VCDL1 と、位相比較器(PhaseDetector)PD1と、チャージ ポンプ (Charge Pump) CP1と、ロウパスフィルタ (L ow Pass Filter) LPF1とから構成される。以下にと の従来のデジタル位相制御回路の構成・動作につき数値 を挙げて説明する。

【0003】選択回路S1の4つの入力端子INには、 それぞれ325.5MHz(周期3200ps)のクロック信号C LK1~4 (リファレンスクロック) が800psの位相差 を持って、計4相供給される。すなわち、相対的に半周 期の位相差(1600ps)を持つ2つのクロック信号CLK 1、CLK3が1対の差動を成し、同様に相対的に半周 期の位相差(1600ps)を持つ他の2つのクロック信号C LK2、CLK4が1対の差動を成す。このクロック信 号CLK1~4は、例えば図示しないフェイズロックル ープ(Phase Locked Loop)で、4つのクロック信号CL K1~4の周波数とそれぞれの位相差(800ps)が同一 になるように予め制御されて入力端子 I Nに供給される ものである。

【0004】選択回路S1は複数の入力端子INから一 対の差動を選択して取り出すものである。すなわち、選 択回路S1は、差動クロック信号CLK1-3、CLK 3-1、CLK2-4、CLK4-2の4通りうちから 一対の差動クロック信号を選択して電圧制御遅延線VC DL1及び位相比較器PD1に出力する。差動クロック 信号CLK1-3が選択された場合、2つの出力端子〇 UTの何れか一方にクロック信号CLK1が出力され、 他方にクロック信号CLK3が出力される。差動クロッ ク信号CLK3-1、CLK2-4又はCLK4-2が 選択された場合も同様である。但し、差動クロック信号 CLK1-3が選択された場合と、差動クロック信号C LK3-1が選択された場合とでは、クロック信号CL K1、CLK3が出力される出力端子OUTは逆とな る。差動クロック信号CLK2-4と差動クロック信号 CLK4-2との関係も同様である。

【0005】電圧制御遅延線VCDL1に構成される1 0段の差動バッファG1~G10はそれぞれ160psの伝 搬遅延時間を持ち、遅延ロックループDLL1の帰還制 御によって遅延時間が一定になるように制御されてい る。遅延ロックループDLL1の帰還制御は次のように 行われる。差動バッファG10からは、全バッファG1 ~G10の総合遅延を有するクロック信号が出力され る。例えば、選択回路S1で差動クロック信号CLK1 -3が選択された場合、位相比較器PD1は、電圧制御 遅延線VCDL1を通過し全パッファG1~G10の総 合遅延を有するクロック信号CLK1、CLK3を受け るとともに、電圧制御遅延線VCDL1を介さず直接ク

ク)を受ける。その上で、位相比較器 PD1は、総合遅 延を有するクロック信号CLK1と電圧制御遅延線VC DL1通過前のクロック信号CLK3(リファレンスク ロック)とを位相比較し、また、総合遅延を有するクロ ック信号CLK3と電圧制御遅延線VCDL1通過前の クロック信号CLK1(リファレンスクロック)とを位 相比較し位相誤差を検出する。位相比較器PD1は、総 合遅延を有するクロック信号CLK1(CLK3)の位 相が電圧制御遅延線VCDL1通過前のクロック信号C LK3(CLK1)の位相より遅れていればUP信号 を、進んでいればDOWN信号をチャージポンプCP1 に出力する。選択回路S1で差動クロック信号CLK3 - 1、CLK2-4又はCLK4-2が選択された場合 も同様に動作する。チャージポンプCP1+ロウパスフ ィルタLPF1は、位相比較器PD1からの信号により 各バッファを160psの伝搬遅延時間を保つように制御信 号を生成し各差動バッファG1~G10へ送り出す。と のような帰還制御により、電圧制御遅延線VCDL1内 の10段のバッファの遅延時間が一定に保たれている。 すなわち電圧制御遅延線VCDL1は、160ps×10段 =1600psの周期が常に補償される。

5

【0006】選択回路S1、S2の選択の組み合わせに より、出力端子〇UTからはリファレンスクロックに対 し分解能160psを持つクロック信号が出力される。例え ば、基準状態として選択回路S2によって差動バッファ G5が選択されていると仮定する。この時の遅延ロック ループDLL1の出力遅延は選択回路S1、S2の遅延 を無視すると、160ps×5段=800psの遅延時間になる。 との基準状態に対し、選択回路S2によって差動バッフ ァG6が選択されると、遅延は160ps×6段=960psにな 30 る。すなわち基準状態の総合遅延に対し、160psの分解 能で遅延(位相)が遅れたことになる。さらにクロック 信号の位相を遅れさせる場合は、選択回路S2によって 遅延ロックループDLL1内の番号のより大きい差動バ ッファを選択することで実現できる。反対にクロック信 号の位相を進めさせる場合は、選択回路S2によって遅 延ロックループDLL1内の番号のより小さいバッファ を選択することで実現できる。このように、従来例のデ ジタル位相制御回路100においては、遅延(位相)分 解能は電圧制御遅延線VCDL1内のバッファの伝搬遅 40 延時間(160ps)と一致する。すなわち、分解能はバッ ファの伝搬遅延時間で決定される。

[0007]

ある。したがって、バッファの伝搬遅延時間より微少の 分解能を得ることができないという問題がある。2.5Gbp sの高速データのクロックリカバリに必要な位相制御量 は40~50ps程度であるため、データ通信の高速化が望ま れる今日において、50 ps以下の微少の分解能で位相を 制御可能なデジタル位相制御回路を構成することは重要 である。また、電圧制御遅延線VCDL1内の全バッフ ァの遅延の合計が、入力されているリファレンスクロッ クの半周期分の遅延(1600ps)に一致するように遅延ロ ックループDLL1によって帰還制御しているため、分 解能を小さくする分、バッファ数を多く挿入しなければ ならない。例えば、分解能を4分の1にするには、バッ ファ数を4倍にしなければならない。したがって、バッ ファの高速化のための回路電流の増加のみならず、バッ ファ数の追加による回路電流の追加によって消費電力が 増加するとともに、バッファ数の追加によって回路占有 面積が大きくなるという問題がある。

【0008】一方、特開平09-18304号、特開平09-18305号には、分解能を自由に設定し、製造、温度のばらつきを補償することを課題とする遅延回路が開示されている。これは、互いに異なる遅延時間を持つ複数のバスから1本を選択することで遅延時間を切り替えるバス切り替え方式の遅延回路についてのものである。この遅延回路によれば、第一の遅延時間補償部が制御する可変遅延ゲートの遅延時間と第二の遅延時間補償部が制御する可変遅延ゲートの遅延時間との時間差がつくる分解能は任意に設定できるとされている。また、遅延時間生成回路とバスが互いに近接して配置されているため、分解能のばらつきは同程度となるとされている

【0009】しかし、このバス切り替え方式の遅延回路 では、分解能を上げるために、セレクタの段数と、各段 のバッファ数を増やさなければない点で問題である。し たがって、このバス切り替え方式の遅延回路では、消費 電力の増加とバッファ数の追加による回路占有面積の増 大という問題を解決することはできない。特に、セレク タ数の増加は、セレクタ切換の際、それぞれの切換タイ ミングがずれることによる弊害を防止する必要性が生じ る点でも問題となる。また、このパス切り替え方式の遅 延回路では、遅延時間を制御する第一及び第二の遅延時 間補償部は、遅延ロックループにより帰還制御されて分 解能が補償されているものの、実際にクロック信号を遅 延させる遅延処理部(遅延時間生成回路)は、遅延ロッ クループにより帰還制御されず、第一及び第二の遅延時 間補償部から遅延制御信号を受けているのみである。し たがって、遅延時間補償部と遅延処理部とが離れて、遅 延制御信号を伝搬する帰還系が長くなると、制御信号の 電圧低下等によりバッファの位置によって分解能(遅延 時間)のバラツキが生じるという問題がある。さらに、

(5)

40

8

るためには、セレクタの他に、位相比較のためのクロック周波数を変更しなければならない。具体的には、特開平9-18304においてはPLL、特開平9-18305においてはシンセサイザにより基準クロックの周波数を変更する。すなわち、このバス切り替え方式の遅延回路は、アナログ回路であり、同じ回路内に2つの異なる周波数クロックを生じることとなり、悪質な共振等の発生が懸念されるとともに、一定の周波数の機器に適用することができないという問題がある。

7

【0010】本発明は以上の従来技術における問題に鑑 10 みてなされたものであって、入力された所定周波数のリ ファレンスクロック信号に対して、位相が所定の分解能 で制御された1又は2以上のクロック信号を出力するデ ジタル位相制御回路において、バッファの伝搬遅延時間 より微少の分解能を得ることができ、消費電力の増加及 び回路専有面積の増加が最小限に抑えられた省電力・小 面積型の高分解能デジタル位相制御回路を提供すること を課題とする。また、選択回路(セレクタ)の数が最小 限に抑えられ、複数の選択回路の切換タイミングがずれ ることによる弊害を低減することのできるデジタル位相 20 制御回路を提供することを課題とする。さらに、一定の 周波数の下で動作して信頼性が良く、バラツキのない精 度の良い分解能 (遅延時間) でクロック信号を連続的に 制御することのできるデジタル位相制御回路を提供する ことを課題とする。

[0011]

【課題を解決するための手段】前記課題を解決する本出願第1の発明は、入力された所定周波数のリファレンスクロック信号に対して、位相が所定の分解能で制御された1又は2以上のクロック信号を出力するデジタル位相 30制御回路において、それぞれ異なる伝搬遅延時間を有する遅延バッファを2種以上各種所定数備え、前記クロック信号を通過させる遅延バッファの種類ごとの数を変更することにより前記クロック信号の総合遅延時間を前記遅延バッファの伝搬遅延時間より微少な単位で変化させて前記クロック信号の位相を制御することを特徴とするデジタル位相制御回路である。

【0012】 ここで、遅延バッファの種類が異なるといえば、その伝搬遅延時間が異なることを意味する。クロック信号を通過させる遅延バッファの種類ごとの数には、0が含まれる場合があるとする。

【0013】したがって本出願第1の発明のデジタル位相制御回路によれば、それぞれ異なる伝搬遅延時間を有する遅延バッファを2種以上各種所定数備え、前記クロック信号を通過させる遅延バッファの種類でとの数を変更することにより前記クロック信号の総合遅延時間を前記遅延バッファの伝搬遅延時間より微少な単位で変化させて前記クロック信号の位相を制御するので、分解能が遅延バッファの遅延時間よりも小さくなるという利点がある。これにより、遅延バッファの限界の微少遅延時間 50 ジタル位相制御回路である。

よりさらに小さい分解能を得ることができるという利点 がある。また、分解能を小さくするために遅延バッファ の遅延時間を小さくする (高速化する)必要はないの で、分解能を小さくするために遅延バッファの数が増加 してしまうという不利益はない。その結果として、遅延 バッファの高速化に伴う消費電力の増加及び遅延バッフ ァの数の増加に伴う消費電力の増加がともに防がれ、か つ、遅延バッファの数の増加に伴う回路専有面積の増加 が防がれ、省電力・小面積型の高分解能デジタル位相制 御回路を得ることができるという利点がある。また、分 解能を小さくするために遅延バッファの遅延時間を小さ くする(高速化する)必要がないので、高速化のために 高度な設計や高性能プロセスが必要とならない。そのた め、設計負担、プロセス負担を増大させることなく高分 解能デジタル位相制御回路を構成することができるとい う利点がある。また、一定の周波数の下で動作して信頼 性が良く、バラツキのない精度の良い分解能(遅延時 間)でクロック信号を連続的に制御することが可能であ るという利点がある。

【0014】また本出願第2の発明は、本出願第1の発明のデジタル位相制御回路において、第一種の伝搬遅延時間を有する遅延バッファを複数段連接してなり、リファレンスクロック信号が入力される第一の電圧制御遅延線と、第二種の伝搬遅延時間を有する遅延バッファを複数段連接してなる第二の電圧制御遅延線と、第一の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を第二の電圧制御遅延線の一段目に出力する選択回路と、第二の電圧制御遅延線の何れかの段からクロック信号を取り出して出力する選択回路とを備えることを特徴とする。

【0015】また本出願第3の発明は、入力された所定 周波数のリファレンスクロック信号に対して、位相が所 定の分解能で制御された1又は2以上のクロック信号を 出力するデジタル位相制御回路において、第一種の伝搬 遅延時間を有する遅延バッファを複数段連接してなり、 リファレンスクロック信号が入力される第一の電圧制御 遅延線と、第二種の伝搬遅延時間を有する遅延バッファ を複数段連接してなる第二の電圧制御遅延線と、第一の 電圧制御遅延線の何れかの段からクロック信号を取り出 し、かかる取り出したクロック信号を第二の電圧制御遅 延線の一段目に出力する選択回路と、第二の電圧制御遅 延線の何れかの段からクロック信号を取り出して出力す る選択回路とを備え、第一の電圧制御遅延線及び第二の 電圧制御遅延線が、遅延ロックループにより帰還制御さ れ、第一種の伝搬遅延時間と第二種の伝搬遅延時間との 時間差が、第一種の伝搬遅延時間及び第二種の伝搬遅延 時間のいずれよりも小さく設定され、第一種の伝搬遅延 時間と第二種の伝搬遅延時間との時間差を前記分解能と してクロック信号の位相を制御することを特徴とするデ

【0016】したがって本出願第3の発明のデジタル位 相制御回路によれば、第一種の伝搬遅延時間と第二種の 伝搬遅延時間との時間差が、第一種の伝搬遅延時間及び 第二種の伝搬遅延時間のいずれよりも小さく設定され、 第一種の伝搬遅延時間と第二種の伝搬遅延時間との時間 差を前記分解能としてクロック信号の位相を制御するの で、分解能が遅延バッファの遅延時間よりも小さくなる という利点がある。これにより、遅延バッファの限界の **微少遅延時間よりさらに小さい分解能を得ることができ** るという利点がある。また、分解能を小さくするために 遅延バッファの遅延時間を小さくする(高速化する)必 要はないので、分解能を小さくするために遅延バッファ の数が増加してしまうという不利益はない。その結果と して、遅延バッファの高速化に伴う消費電力の増加及び 遅延バッファの数の増加に伴う消費電力の増加がともに 防がれ、かつ、遅延バッファの数の増加に伴う回路専有 面積の増加が防がれ、省電力・小面積型の高分解能デジ タル位相制御回路を得ることができるという利点があ る。また、分解能を小さくするために遅延バッファの遅 延時間を小さくする(高速化する)必要がないので、高 20 速化のために高度な設計や高性能プロセスが必要となら ない。そのため、設計負担、プロセス負担を増大させる ととなく高分解能デジタル位相制御回路を構成するとと ができるという利点がある。さらに、選択回路(セレク タ)の数が最小限に抑えられ、複数の選択回路の切換タ イミングがずれることによる弊害を低減することができ るという利点がある。また、一定の周波数の下で動作し て信頼性が良く、バラツキのない精度の良い分解能(遅 延時間) でクロック信号を連続的に制御することが可能 であるという利点がある。

9

【0017】また本出願第4の発明は、本出願第1の発明のデジタル位相制御回路において、第一種の伝搬遅延時間を有する遅延バッファをh段連接してなり、リファレンスクロック信号が入力される第一の電圧制御遅延線と、第一の電圧制御遅延線のi段の出力にそれぞれ接続し、第二種の伝搬遅延時間を有する遅延バッファをj段連接してなるi本の第二の電圧制御遅延線と、第二種の伝搬遅延時間を有する遅延バッファをk段連接してなる第三の電圧制御遅延線と、第一の電圧制御遅延線及び第二の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を第三の電圧制御遅延線の一段目に出力する選択回路とを備えることを特徴とする。

【0018】また本出願第5の発明は、入力された所定 周波数のリファレンスクロック信号に対して、位相が所 定の分解能で制御された1又は2以上のクロック信号を 出力するデジタル位相制御回路において、第一種の伝搬 遅延時間を有する遅延バッファをh段連接してなり、リ ファレンスクロック信号が入力される第一の電圧制御遅 延線と、第一の電圧制御遅延線のi段の出力にそれぞれ 50

接続し、第二種の伝搬遅延時間を有する遅延バッファを j段連接してなるi本の第二の電圧制御遅延線と、第二 種の伝搬遅延時間を有する遅延バッファをk段連接して なる第三の電圧制御遅延線と、第一の電圧制御遅延線及 び第二の電圧制御遅延線の何れかの段からクロック信号 を取り出し、かかる取り出したクロック信号を第三の電 圧制御遅延線の一段目に出力する選択回路とを備え、第 一の電圧制御遅延線及び第三の電圧制御遅延線がそれぞ れ遅延ロックループにより帰還制御され、各第二の電圧 制御遅延線の各遅延バッファには、第三の電圧制御遅延 線を帰還制御する遅延ロックループにより生成される分 解能を維持するための遅延制御電圧又は電流が供給さ れ、第一種の伝搬遅延時間と第二種の伝搬遅延時間との 時間差が、第一種の伝搬遅延時間及び第二種の伝搬遅延 時間のいずれよりも小さく設定され、第一種の伝搬遅延 時間と第二種の伝搬遅延時間との時間差を前記分解能と してクロック信号の位相を制御することを特徴とするデ ジタル位相制御回路である。但し、h、i、j、kは自 然数であり、h、iについてはh≥(i-1)の関係を 有する。

【0019】したがって本出願第5の発明のデジタル位 相制御回路によれば、第一種の伝搬遅延時間と第二種の 伝搬遅延時間との時間差が、第一種の伝搬遅延時間及び 第二種の伝搬遅延時間のいずれよりも小さく設定され、 第一種の伝搬遅延時間と第二種の伝搬遅延時間との時間 差を前記分解能としてクロック信号の位相を制御するの で、分解能が遅延バッファの遅延時間よりも小さくなる という利点がある。これにより、遅延バッファの限界の 微少遅延時間より小さい分解能を得ることができるとい う利点がある。また、分解能を小さくするために遅延バ ッファの遅延時間を小さくする(髙速化する)必要はな いので、分解能を小さくするために遅延バッファの数が 増加してしまうという不利益はない。その結果として、 遅延バッファの高速化に伴う消費電力の増加及び遅延バ ッファの数の増加に伴う消費電力の増加がともに防が れ、かつ、遅延バッファの数の増加に伴う回路専有面積 の増加が防がれ、省電力・小面積型の高分解能デジタル 位相制御回路を得ることができるという利点がある。ま た、分解能を小さくするために遅延バッファの遅延時間 を小さくする(高速化する)必要がないので、高速化の ために高度な設計や高性能プロセスが必要とならない。 そのため、設計負担、プロセス負担を増大させることな く髙分解能デジタル位相制御回路を構成することができ るという利点がある。また、選択回路(セレクタ)の数 が1つなので、複数の選択回路の切換タイミングがずれ ることによる弊害が生じないという利点がある。さら に、一定の周波数の下で動作して信頼性が良く、バラツ キのない精度の良い分解能(遅延時間)でクロック信号 を連続的に制御することが可能であるという利点があ る。特に、本出願第5の発明のデジタル位相制御回路に

よれば、第一の電圧制御遅延線及び第三の電圧制御遅延線がそれぞれ遅延ロックループにより帰還制御され、各第二の電圧制御遅延線の各遅延バッファには、第三の電圧制御遅延線を帰還制御する遅延ロックループにより生成される分解能を維持するための遅延制御電圧又は電流が供給されるので、遅延バッファの位置によるその伝搬遅延時間のバラツキが抑えられ、分解能の精度が向上するという利点がある。

11

【0020】また本出願第6の発明は、本出願第5の発明のデジタル位相制御回路において、第二の電圧制御遅 10延線のうち少なくとも一の電圧制御遅延線が遅延ロックループにより帰還制御され、他の第二の電圧制御遅延線の各遅延バッファには、前記一の電圧制御遅延線を帰還制御する遅延ロックループにより生成される分解能を維持するための遅延制御電圧又は電流が供給されてクロック信号の位相を制御することを特徴とする。

【0021】したがって本出願第6の発明のデジタル位相制御回路によれば、本出願第5の発明の利点があるとともに、電圧制御遅延線を構成する遅延バッファの伝搬遅延時間を一定に保持し、遅延バッファの位置によるそ 20の伝搬遅延時間のバラツキがさらに抑えられ、分解能の精度がさらに向上するという利点がある。

【0022】また本出願第7の発明は、本出願第1の発明のデジタル位相制御回路において、第一種の伝搬遅延時間を有する遅延バッファを複数段連接してなり、リファレンスクロック信号が入力される第一の電圧制御遅延線と、第二種の伝搬遅延時間を有する遅延バッファを複数段連接してなる第二の電圧制御遅延線と、第二の電圧制御遅延線の入力側に接続し、伝搬遅延時間を第一種の伝搬遅延時間と第二種の伝搬遅延時間とに切換可能な可変遅延バッファを複数段連接してなるサイクリック遅延回路と、第一の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を前記サイクリック遅延回路の一段目に出力する選択回路とを備えることを特徴とする。

【0023】また本出願第8の発明は、入力された所定 周波数のリファレンスクロック信号に対して、位相が所 定の分解能で制御された1又は2以上のクロック信号を 出力するデジタル位相制御回路において、第一種の伝搬 遅延時間を有する遅延バッファを複数段連接してなり、 リファレンスクロック信号が入力される第一の電圧制御 遅延線と、第二種の伝搬遅延時間を有する遅延バッファを複数段連接してなる第二の電圧制御遅延線と、第二の電圧制御遅延線の入力側に接続し、可変遅延バッファを複数段連接してなる第二の電圧制御遅延線と、第二の電圧制御遅延線の入力側に接続し、可変遅延バッファを複数段連接してなるサイクリック遅延回路と、第一の電圧制御遅延線の何れかの段からクロック信号を取り出し、かかる取り出したクロック信号を前記サイクリック 遅延回路の一段目に出力する選択回路とを備え、第一の電圧制御遅延線及び第二の電圧制御遅延線がそれぞれ遅 延延的の一段目に出力する選択回路とを備え、第一の電圧制御遅延線及び第二の電圧制御遅延線がそれぞれ遅 延延のア・遅延パッファの位置によるその伝搬遅延時間の延ロックループにより帰還制御され、第一の電圧制御遅 50 バラツキが抑えられ、分解能の精度が向上するという利

延線の各遅延バッファは、第一の電圧制御遅延線を帰還 制御する遅延ロックループにより生成される分解能を維 持するための第一の遅延制御電圧又は電流と、第二の電 圧制御遅延線を帰還制御する遅延ロックループにより生 成される分解能を維持するための第二の遅延制御電圧又 は電流とが供給され、前記サイクリック遅延回路の各可 変遅延バッファは、第一の遅延制御電圧又は電流、及び 第二の遅延制御電圧又は電流のうちいずれか一方が供給 されるとともに、他方をも供給するか否かを切り換える 切換回路が付設されてその伝搬遅延時間を第一種の伝搬 遅延時間と第二種の伝搬遅延時間とに切換可能にされ、 第一種の伝搬遅延時間と第二種の伝搬遅延時間との時間 差が、第一種の伝搬遅延時間及び第二種の伝搬遅延時間 のいずれよりも小さく設定され、第一種の伝搬遅延時間 と第二種の伝搬遅延時間との時間差を前記分解能として クロック信号の位相を制御することを特徴とするデジタ ル位相制御回路である。

【0024】したがって本出願第8の発明のデジタル位 相制御回路によれば、第一種の伝搬遅延時間と第二種の 伝搬遅延時間との時間差が、第一種の伝搬遅延時間及び 第二種の伝搬遅延時間のいずれよりも小さく設定され、 第一種の伝搬遅延時間と第二種の伝搬遅延時間との時間 差を前記分解能としてクロック信号の位相を制御するの で、分解能が遅延バッファの遅延時間よりも小さくなる という利点がある。これにより、遅延バッファの限界の 微少遅延時間より小さい分解能を得ることができるとい う利点がある。また、分解能を小さくするために遅延バ ッファの遅延時間を小さくする(高速化する)必要はな いので、分解能を小さくするために遅延バッファの数が 増加してしまうという不利益はない。その結果として、 遅延バッファの高速化に伴う消費電力の増加及び遅延バ ッファの数の増加に伴う消費電力の増加がともに防が れ、かつ、遅延バッファの数の増加に伴う回路専有面積 の増加が防がれ、省電力・小面積型の高分解能デジタル 位相制御回路を得ることができるという利点がある。ま た、分解能を小さくするために遅延バッファの遅延時間 を小さくする(高速化する)必要がないので、高速化の ために高度な設計や高性能プロセスが必要とならない。 そのため、設計負担、プロセス負担を増大させることな く髙分解能デジタル位相制御回路を構成することができ るという利点がある。さらに、一定の周波数の下で動作 して信頼性が良く、バラツキのない精度の良い分解能 (遅延時間)でクロック信号を連続的に制御することが 可能であるという利点がある。特に、本出願第8の発明 のデジタル位相制御回路によれば、前記サイクリック遅 延回路の各可変遅延バッファは、第一の遅延制御電圧又 は電流、及び第二の遅延制御電圧又は電流のうちいずれ か一方が供給されるとともに、選択的に他方が供給され るので、遅延バッファの位置によるその伝搬遅延時間の

点がある。また、伝搬遅延時間を第一種の伝搬遅延時間と第二種の伝搬遅延時間とに切換可能にされた可変遅延パッファを採用したことにより、パッファ数及びセレクタ数の少ない高分解能デジタル位相制御回路を構成することができるという利点がある。選択回路(セレクタ)の数が1つなので、複数の選択回路の切換タイミングがずれることによる弊害が生じないという利点がある。

13

【0025】また本出願第9の発明は、前記分解能が、前記リファレンスクロック信号の周期の1/n(nは整数)に設定された本出願第1の発明から本出願第8の発明のう 10 ちいずれか一の発明のデジタル位相制御回路である。【0026】

【発明の実施の形態】以下に本発明の一実施の形態のデジタル位相制御回路につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。

【0027】実施の形態1

まず、本発明の実施の形態1のデジタル位相制御回路1 0につき、図1を参照して説明する。図1は本発明の実施の形態1のデジタル位相制御回路10を示す回路図で 20ある。なお、実施の形態1は、分解能が、リファレンスクロック信号の周期の1/80に設定された例である。

【0028】実施の形態1のデジタル位相制御回路10 は、入力された所定周波数のリファレンスクロック信号 に対して、位相が所定の分解能で制御された1又は2以 上のクロック信号を出力するデジタル位相制御回路にお いて、第一種の伝搬遅延時間(160ps)を有する遅延バ ッファ (G1~G10) を複数段 (10段) 連接してな り、リファレンスクロック信号が入力される第一の電圧 制御遅延線(VCDL1)と、第二種の伝搬遅延時間 (200ps)を有する遅延バッファ(H1~H8)を複数 段(8段)連接してなる第二の電圧制御遅延線(VCD L2)と、第一の電圧制御遅延線(VCDL1)の何れ かの段からクロック信号を取り出し、かかる取り出した 選択したクロック信号を第二の電圧制御遅延線(VCD L2)の一段目に出力する選択回路(S2)と、第二の 電圧制御遅延線(VCDL2)の何れかの段からクロッ ク信号を取り出して出力する選択回路(S3)とを備 え、第一の電圧制御遅延線(VCDL1)及び第二の電 圧制御遅延線 (VCDL2)が、遅延ロックループ (D 40 LL1、DLL2)により帰還制御され、第一種の伝搬 遅延時間 (160ps) と第二種の伝搬遅延時間 (200ps) と の時間差 (40ps) が、第一種の伝搬遅延時間 (160ps) 及び第二種の伝搬遅延時間(200ps)のいずれよりも小 さく設定され、第一種の伝搬遅延時間(160ps)と第二 種の伝搬遅延時間 (200ps) との時間差 (40ps) を前記 分解能として前記クロック信号の位相を制御することを 特徴とするデジタル位相制御回路の一実施形態である。 【0029】図1に示すように、実施の形態1のデジタ

100と同様に、それぞれ160psの伝搬遅延時間を持つ10段の差動バッファG1~G10で構成された電圧制御遅延線(Voltage ControlDeley Line)VCDL1を含む遅延ロックループ(Deley Locked Loop)DLL1に、4つの入力端子を持つ入力用の選択回路(セレクタ:Selector)S1が接続され、さらに、各差動バッファG1~G10の出力に選択回路S2が接続されて構成される。しかし、実施の形態1のデジタル位相制御回路100と異なり、それぞれ200psの伝搬遅延時間を持つ8段の差動バッファH1~H8で構成された電圧制御遅延線VCDL2を含む遅延ロックループDLL2が、選択回路S2の出力に接続され、さらに、電圧制御遅延線VCDL2の各差動バッファH1~H8の出力に出力用の選択回路S3が接続されて構成される。

14

【0030】遅延ロックループDLL1は、電圧制御遅延線VCDL1と、位相比較器(Phase Detector)PD1と、チャージポンプ(Charge Pump)CP1と、ロウパスフィルタ(Low Pass Filter)LPF1とから構成される。遅延ロックループDLL2は、電圧制御遅延線VCDL2と、位相比較器(Phase Detector)PD2と、チャージポンプ(Charge Pump)CP2と、ロウパスフィルタ(Low Pass Filter)LPF2とから構成される。以下に実施の形態1のデジタル位相制御回路10の動作につき数値を挙げて説明する。

【0031】従来例のデジタル位相制御回路100と同様に、選択回路S1の4つの入力端子INには、それぞれ325.5MHz(周期3200ps)のクロック信号CLK1~4(リファレンスクロック)が800psの位相差を持って、計4相供給される。このクロック信号CLK1~4は、例えば図示しないフェイズロックループ(Phase Locked Loop)で、4つのクロック信号CLK1~4の周波数とそれぞれの位相差(800ps)が同一になるように予め制御されて入力端子INに供給されるものである。選択回路S1は複数の入力端子INに供給されるものである。選択回路S1は、差動クロック信号CLK1-3、CLK3-1、CLK2-4、CLK4-2の4通りうちから一対の差動クロック信号を選択して電圧制御遅延線VCDL1及び位相比較器PD1に出力する。

L2は、200ps×8段=1600psの周期が常に補償され る。

【0033】3つの選択回路S1、S2、S3の選択の 組み合わせにより、出力端子OUTからはリファレンス クロックに対し分解能40psを持つクロック信号が出力さ れる。3つの選択回路S1、S2、S3はそれぞれ複数 の入力端子からある1対の差動信号を選択して取り出す ための回路である。例えば、基準状態として、電圧制御 遅延線VCDL1では差動バッファG5が選択回路S2 によって選択され、電圧制御遅延線VCDL2では差動 10 CDL2では選択回路S3によって番号のより小さい差 バッファH4が選択回路S3によって選択されていると 仮定する。この時の電圧制御遅延線VCDL1における 遅延は、160ps×5段=800ps、電圧制御遅延線VCDL 2における遅延は、200ps×4段=800psであるから、3 つの選択回路S1、S2、S3の遅延を無視すると、総 合では1600psの遅延時間になる。この基準状態に対し、 電圧制御遅延線VCDL1では差動バッファ4が選択回 路S2によって選択され、電圧制御遅延線VCDL2で は差動バッファ5が選択回路S3によって選択される と、電圧制御遅延線VCDL1における遅延は、160ps ×4=640ps、電圧制御遅延線VCDL2における遅延 は、200p s×5=1000psとなる。したがって、3つの 選択回路S1、S2、S3の遅延を無視すると、総合で は1640psの遅延時間になる。すなわち基準状態の総合遅

16

延に対し、40psの分解能で遅延(位相)が遅れたことに なる。さらにクロック信号の位相を遅れさせる場合は、 電圧制御遅延線VCDL1では選択回路S2によって番 号のより小さい差動バッファを選択し、電圧制御遅延線 VCDL2では選択回路S3によって番号のより大きい 差動バッファを選択することで容易に実現できる。ま た、反対にクロック信号の位相を進めさせる場合は、電 圧制御遅延線VCDL1では選択回路S2によって番号 のより大きい差動バッファを選択し、電圧制御遅延線V 動バッファを選択することで容易に実現できる。

【0034】さらに実施の形態1のデジタル位相制御回 路10の動作につき図1及び表1を参照して説明する。 表1は、実施の形態1のデジタル位相制御回路10を用 いて位相を遅らせる場合の選択回路S1、S2、S3の 各選択状態と各部の遅延時間と総合遅延時間とを示す表 である。これは、40psの分解能で、リファレンスクロッ クの周期 (3200ps) を均等に80等分しクロック信号の 位相が制御されることを表している。すなわち、リファ 20 レンスクロックの周期に対し、出力される信号のクロッ ク位相が均一でかつ連続的に一定の分解能で追従できる ことを表している。

【表1】

| | (11) | (412) | (413) | (114) | (121) | (172) | (123) | (124) | (131) | (132) | (183) | (134) | (141) | (142) < | <143> < | (144) | (151) | (152) | (153) | <154 > |
|---------------------------|-------|-------|-------|-------|-----------|--------------------|----------|-------|-------|-------|----------|-------------------|-------|---------|---------|---------------|-----------|-------|---------|------------------|
| St 01 K M | l۰ | - | - | - | ŀ | ŀ | - | ٦ | - | - | - | - | - | - | - | F | - | - | - | - |
| So haffer No Ga | - 10 | | - (* | | - 90 | - 45 | | - 67 | . ~ | - 40 | . LC | . • | - œ | . ~ | . 60 | · LC | - 63 | - 60 | _ | - 60 |
| Sauffer No. H. | | - 2 | | • | - | 2 | · m | • - | _ | . 24 | | - | - | 8 | , es | 4 | - | 2 | e | 4 |
| Sious despes | o | ŀ | 0 | ٥ | 0 | ٥ | | 0 | 0 | ٥ | ٥ | • | ٥ | 0 | 0 | 0 | ٥ | 0 | 0 | ٥ |
| vsoli attps) | 8 | 8 | 480 | 320 | 8 | 8 | 8 | 480 | 1120 | 900 | 8 | 040 | 1280 | 120 | 8 | 8 | 4. 64. | 1280 | 11 20 | 900 |
| VSDL2 dr(ps) | 200 | \$ | 8 | 8 | 8 | 400 | 800 | 8 | 200 | ş | 8 | 8 | 82 | ĝ | 8 | 8 | 88 | 8 | 900 | 8 |
| Delay Une Total Tpd (ps) | 1000 | 1040 | 1080 | 1120 | 1160 | 1200 | 1240 | 1280 | 1320 | 1360 | 1400 | 1440 | 1480 | 1520 | 1560 | 1600 | 1640 | 1680 | 1720 | 1760 |
| Deby Une of (ce) | ٥ | 40 | 40 | 0+ | Ç | 04 | 40 | 40 | 40 | 40 | 40 | 90 | ş | Q | ş | 4 | ş | ę | ş | 9 |
| | | | | | | | | | | | | | | | | | | | | |
| | <115 | (212) | (213) | (214) | ⟨221⟩ | <222> | (223) | (224) | (231) | (282) | (233) | (234) | (241) | (242) < | <243> < | <544> | <251> ← | <252> | (253) | (254) |
| SI CLK NO. | - | - | - | F | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| S2 buffer No.G() | s | 4 | က | 2 | • | S | • | 3 | , | ø | 'n | - | æ | 7 | 9 | S | 6 | 8 | _ | 9 |
| S3 buffer Nb.:H() | 2 | • | 7 | 8 | ĸ | 9 | _ | В | s | • | 1 | 8 | ĸ | g | 7 | В | 'n | • | , | 8 |
| SI out at(ps) | ŀ | - | ° | ٥ | • | • | | • | ٥ | • | • | • | ٥ | ٥ | ٥ | 0 | 0 | 0 | 0 | 6 |
| VSDL1 dt(ps) | 900 | ž | 480 | 320 | 88 | 8 | 640 | 480 | 1120 | 360 | 8 | 640 | 1280 | 20 | 98 | 8 | 1440 | 1280 | 1120 | 960 |
| NSDL2 attas | 8 | 82 | 8 | 8 | 1000 | 82 | 8 | 1600 | 8 | 120 | 8 | 89 | 8 | 0Z2 | 148 | 89 | 8 | 82 | 8 | 9 |
| Delay Line Total Tpd (ps) | 1800 | 1840 | 1880 | 1920 | 1960 | 2000 | 2040 | 2080 | 2120 | 2160 | 2200 | 2240 | 2280 | 2320 | 2360 | 2400 | 2440 | 2480 | 2520 | 990 |
| Deby Une ot (ps) | 9 | 40 | 40 | 0* | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | \$ | \$ | 40 | Ş. | 40 | 40 | ç |
| | | | | | | | | | | | | | | | | | | | | |
| | (311) | (312) | (313) | (314) | <321> | (355) | <353> | (354) | (331) | (385) | (333) | (334) | (341) | (342) < | <343> < | ⟨34 €⟩ | <351> | <352> | (323) < | <354> |
| SI CLK ND | 9 | ľ | " | 67 | m | e | 6 | 3 | 6 | 6 | 6 | - | 6 | 3 | 6 | 9 | 9 | ဗ | 3 | 6 |
| S2 buffer No.G() | ß | • | m | 47 | • | L | + | n | ^ | 6 | 'n | Ŧ | ω | - | ø | 20 | 6 | 60 | 7 | • |
| S3 buffer No.H() | - | CI | · m | * | - | ~ | ю | - | - | 2 | m | 7 | - | ~ | 6 | 7 | - | 2 | e | 4 |
| SI out office? | 000 | 8 | 99 | 100 | 1000 | 1000 | 1600 | 98 | 98 | 1000 | 991 | 8 | 8 | 1000 | 1800 | 1600 | 1000 | 1000 | 1000 | 1000 |
| VSDL1 defres | 8 | 3 | 8 | 8 | 98 | 8 | 940 | 9 | 1120 | 960 | 8 | 640 | 1280 | 1120 | 98 | 800 | 1440 | 1280 | 11 20 | 960 |
| VSDL2 dr(ps) | 200 | ş | 8 | 8 | 00 200 | ş | ş | 8 | ã | ş | 8 | 8 | g | ĝ | 8 | 8 | 8 | ş | g | 8 |
| Detay Line Total Tpd (ps) | 2900 | 2640 | 2690 | 2720 | 2760 | 2800 | 2840 | 2880 | 2920 | 2960 | 8 | 3040 | 800 | 828 | 8 | 8300 | 3540 | 3280 | 3320 | 8 |
| Delay Line of (ps) | 0+ | 9 | 4 | 40 | 40 | 40 | 40 | 40 | 9 | ę | 9 | 9 | ş | Q | 육 | \$ | Ş | ę | ş | ş |
| | | | | | | | | | | | | | | | | | | | | |
| | (411) | (412) | (413) | (414) | (421) | (422) | (429) | (454) | (431) | (432) | (433) | (+3 4) | ÷ | ¢#4\$ | <443> | <444> | <451> | (452) | (459) | <454> |
| S1 CLK Na | 3 | 8 | e. | 3 | 6 | - | 6 | 6 | 8 | e | es. | 9 | 33 | 9 | 9 | 3 | 3 | 3 | 3 | က |
| S2 buffer No.CA() | r | 4 | en | 2 | • | s | • | 6 | _ | • | 'n | - | œ | ٢ | 40 | 'n | æ | æ | 7 | 9 |
| B3 buffer No.H() | 0 | Ф | 7 | • | • • | ψ | _ | 8 | ю | ۍ | 1 | - | ĸ | ø | 7 | θ | 2 | 9 | 7 | Θ |
| Si out off(ps) | 1600 | 1600 | 1600 | 1600 | ľ | 1600 | 99- | 1600 | 8 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 | 1600 |
| VSDL1 at(as) | 8 | 8 | 8 | 8 | 8 | 8 | 640 | 480 | 1120 | 96 | 8 | 040 | 1280 | 2 | 8 | 8 | 14 | 1280 | 25 | 960 |
| VSD12 dt(pa) | 98 | 021 | 400 | 1 800 | ľ | 1200 | 1400 | 1600 | 200 | 2002 | 8 | 2000 | 300 | 325 | 300 | 3 6 | 3 | 300 | 3 2 | 3 |
| Leay Une local Im (ps) | 3400 | 3440 | 3480 | nzer | DOCE | 2000 | 0400 | 2000 | 3120 | 3100 | 3000 | 1 | 2000 | C S | 2000 | 3 | 3 | 1000 | 0711 | 3 9 |
| Delay Line of (cs) | 9 | ₹ | \$ | P | 40 | 40 | 40 | 40 | 9 | 40 | # | 401 | 7 | Ç | ş | ş | \$ | 78 | 9 | 7 |

【0035】表1に示すように、状態〈111〉におい ては、選択回路S1によって差動クロック信号CLK1 - 3が選択されており、選択回路S2によって電圧制御 遅延線VCDL1の差動バッファG5の出力が選択され ており、選択回路S3によって電圧制御遅延線VCDL 2の差動バッファH1の出力が選択されている。したが って、状態〈111〉においては、選択回路S1から出 力される差動クロック信号CLK1-3の遅延は0psで あり、電圧制御遅延線VCDL1における遅延は800ps のであり、電圧制御遅延線VCDL2における遅延は20 50 ック信号CLK1-3の遅延は0psであり、電圧制御遅

Opsのである。その結果、総合遅延が1000psとなってい

【0036】状態〈112〉においては、選択回路S1 によって差動クロック信号CLK1-3が選択されてお り、選択回路S2によって電圧制御遅延線VCDL1の 差動バッファ G 4 の出力が選択されており、選択回路 S 3によって電圧制御遅延線VCDL2の差動バッファH 2の出力が選択されている。したがって、状態〈11 2〉においては、選択回路S1から出力される差動クロ

延線VCDL1における遅延は640psのであり、電圧制御遅延線VCDL2における遅延は400psのである。その結果、総合遅延が1040psとなって、状態〈111〉に対し40ps位相が遅延している。したがって、状態〈111〉のときに、出力されるクロック信号の位相が所望の位相に対して40ps進んでいれば、状態〈112〉に切り換えることにより所望の位相のクロック信号を出力端子OUTから出力することができる。

【0037】同様にしてさらに位相を遅らせる場合は、表1に示すように、状態〈113〉→〈114〉→〈1 1021〉→···→〈124〉→〈131〉→···→〈134〉→〈141〉→···→〈144〉→〈151〉→···→〈211〉→···→〈211〉→···→〈214〉→〈231〉→···→〈234〉→〈241〉→···→〈244〉→〈251〉→···→〈254〉と、選択回路S2、S3の選択を切り換えることにより、40psの分解能でクロック信号を連続的に制御することができる。さらに、状態〈254〉に対し、状態〈311〉に切り換えると、位相を40ps遅らせることができる。

【0038】表1に示すように、状態〈311〉においては、選択回路S1によって差動クロック信号CLK3-1が選択されており、選択回路S2によって電圧制御遅延線VCDL1の差動バッファG5の出力が選択されており、選択回路S3によって電圧制御遅延線VCDL2の差動バッファH1の出力が選択されている。したがって、状態〈311〉においては、選択回路S1から出力される差動クロック信号CLK3-1の遅延は1600psであり、電圧制御遅延線VCDL1における遅延は800psのであり、電圧制御遅延線VCDL2における遅延は2300psのである。その結果、総合遅延が2600psとなっている。

【0039】状態〈312〉においては、選択回路S1

によって差動クロック信号CLK3-1が選択されており、選択回路S2によって電圧制御遅延線VCDL1の差動バッファG4の出力が選択されており、選択回路S3によって電圧制御遅延線VCDL2の差動バッファH2の出力が選択されている。したがって、状態〈312〉においては、選択回路S1から出力される差動クロック信号CLK3-1の遅延は1600psであり、電圧制御遅延線VCDL1における遅延は640psのであり、電圧制御遅延線VCDL2における遅延は400psのである。その結果、総合遅延が2640psとなって、状態〈311〉に対し40ps位相が遅延している。

【0040】同様にしてさらに位相を遅らせる場合は、表1に示すように、状態〈313〉→〈314〉→〈324〉→〈331〉→・・・〈334〉→〈351〉→・・・〈354〉→〈411〉→・・→〈414〉→〈421〉→・・→〈424〉→〈431〉→・・・→〈444〉→〈451〉→・・→〈454〉と、選択回路S2、S3の選択を切り換えることにより、40psの分解能でクロック信号を連続的に制御することができる。さらに、状態〈454〉の次は、状態〈111〉に切り換えることにより連続的に40psの分解能でクロック信号を制御することができる。

【0041】状態〈111〉~〈454〉を上述の順番とは逆順に切り換えれば、40psの分解能でクロック信号の位相を進めさせることができる。また、表2に示すように動作させても良い。表2に、実施の形態1のデジタル位相制御回路10を用いて位相を進めさせる場合の選択回路S1、S2、S3の各選択状態と各部の遅延時間と総合遅延時間とを示した。

【表2】

| | (411) | (419) | (313) | (114) | (131) | (192) | (1133) | (124) | (131) | (132) | (133) | (134) | (141) | (142) | \ \(\) | (144) | <151> | (152) | (153) | (154) |
|---------------------------|-------|-------|----------------|--------------|-------|--------------------|---------------|-------|--------|-------|-------|--------------|-------------------|-------------|----------------|-------|----------------|-------|-------|--------------|
| 1, 2,0 | • | | | ľ | l٠ | | Į, | ŀ | ļ. | İ, | l٠ | ł, | l٠ | I٠ | ļ٠ | , | | , | ŀ | ľ |
| 2 CT 20 | • | • | • | • | • | • | • | • | • | • | | • | , . | - (| , . | r 1 | ٠, | ٠ (| | , |
| S2 buffer No.CR.) | 'n | 9 | _ | 8 | 4 | 2 | 9 | _ | m | - | 'n | ø | 7 | ,, | • | n | - | 7 | ກ | 4 |
| S3 buffer No:H() | • | ო | 2 | - | 4 | 3 | 2 | 1 | • | 3 | 2 | 1 | 4 | 3 | 2 | 7 | 4 | ၉ | 2 | - |
| St out drips) | 2400 | 2400 | 2400 | 2400 | 2400 | 5400 | 5400 | 2400 | 5400 | 2400 | 5400 | 2400 | 2100 | 2400 | 5400 | 5400 | 5400 | 5400 | 2400 | 2400 |
| VSDL1 affre) | 900 | 98 | 1120 | 1280 | 8 | 90 | 900 | 1120 | 480 | 040 | 88 | 900 | 320 | 9 | 940 | 8 | 8 | 320 | 480 | 940 |
| VSDL2 df(ps) | 008 | 8 | \$ | 8 | 8 | 8 | 8 | 200 | 8 | 8 | ŝ | 200 | 90 | 900 | 8 | 200 | 900 | 909 | 400 | 200 |
| Delay Line Total Tpd (ps) | 000 | 3960 | 3920 | 3880 | 3840 | 3800 | 3760 | 3720 | 3680 | 3640 | 3600 | 3560 | 3520 | 3480 | 3440 | 3400 | 3360 | 3320 | 3280 | 3240 |
| Detay Line of (ps) | ٥ | ş | Ŷ | Ŷ | 9 | -40 | 9 | -40 | 0 | 9 | 9 | O P - | 0)- | Ŷ | Q * | 0)~ | Q - | Ŷ | -40 | Ŷ |
| | | | | | | | | | | | | | | | | | | | | |
| | Ø115 | (212) | (213) | (214) | <221> | <222> | (223) | (224) | (231) | (232) | (233) | (234) | (241) | <242> < | <243> < | <244> | ₹251> | <252> | <253> | (254) |
| SICLKND | - | " | 6 | F7 | - | - | 6 | 3 | 3 | - | n | 3 | 6 | 3 | 9 | 6 | 9 | 6 | 6 | 60 |
| S2 buffer No.G() | 2 | 9 | 1 | | • | ĸ | • | - | m | - | S | 9 | 2 | 9 | 4 | J. | - | 2 | က | 4 |
| S3 buffer No.H() | 4 | m | 64 | - | 4 | ea | ~ | - | - | m | ~ | - | 4 | 3 | 2 | - | 4 | m | 2 | = |
| SI out dt(ps) | 999 | 8 | 8 | 90 | 160 | 160 | 168 | 1 600 | 1 8 | 1600 | 1600 | 1600 | 180 | 1800 | 1800 | 1600 | 1600 | 1600 | 1600 | 1600 |
| VSDL1 dt(ps) | 8 | 96 | 1120 | 1280 | 20 | 8 | 300 | 1120 | 9 | 640 | 8 | 960 | 22 | ĝ | 3 | 8 | <u>=</u> | 320 | 480 | ş |
| VSDL2 dr(ps) | 800 | 8 | 400 | 82 | 8 | 8 | \$ | 88 | 8 | g | φ | <u>8</u> | 8 | 8 | ĝ | 300 | 8 | 88 | 8 | 8 |
| Delay Line Total Tpd (ps) | 3200 | 3160 | 3120 | 3080 | 3040 | 3000 | 2960 | 2820 | 2880 | 2840 | 2800 | 2760 | 2720 | 2680 | 2640 | 3600 | 2560 | 2520 | 2480 | 2440 |
| Deby Line ot (ps) | Ç | 9 | ş | 0 | -40 | -40 | 040 | -40 | -40 | -40 | -40 | -40 | -40 | -40 | -40 | -40 | -40 | -40 | 9 | Ŷ |
| | | | | | | | | | | | | | | | | | | | | |
| | <311> | (312) | (313) | <314> | <321⟩ | <355 > | 4353 } | <354> | (331) | (332> | (333) | (334) | <341> ° | <342> < | <343> | (344) | <35t> | ⟨362⟩ | <353> | ⟨32€⟩ |
| SICUXIN | ~ | ~ | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 |
| S2 buffer No.CA | Ω. | • | 1 | • | ~ | ĸ | • | - | en | - | S | 9 | 2 | m | 4 | S | - | 2 | e | 4 |
| 53 buffer No.H() | 7 | e | 8 | - | 4 | 6 | 2 | - | 7 | 60 | 2 | - | 4 | 6 | 2 | 7 | 7 | က | 2 | - |
| Si out dit(ps) | 800 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 88 | 800 | 8 | 88 | 88 | 88 | 800 | 900 | 900 | 900 | 900 | 900 |
| VSDL1 drkps) | 88 | 96 | 1120 | 1280 | 640 | 8 | 960 | 1120 | 9 | 640 | 8 | 960 | 88 | 8 | 9 | 8 | 8 | 350 | 9 | 940 |
| VSDL2 offps) | 8 | 8 | \$ | 8 | 8 | 900 | 40 | 30 | 8 | 9 | 8 | 82 | 8 | 8 | â | 8 | 8 | 900 | 400 | 38 |
| Delay Line Total Tod (ps) | 5400 | 1300 | 2320 | 2280 | 2240 | 2200 | 2160 | 2120 | 2080 | 2040 | 88 | 1860 | 1920 | 1880 081 | 1840 | -B00 | 5 | 1720 | 1660 | 9 |
| Delay Line of (cs) | 9 | 9 | Ŷ | 9 | -40 | 9 | Ŷ | -40 | ş | 40 | ş | -40 | ş | ş | ş | ş | ş | ş | ę | Ŷ |
| | | | | | | | | | | | | | | | | | | | | |
| | (411) | (412) | <413 | (414) | <421> | 422 > | (429) | <454> | (431) | (492) | (433) | (434) | (4 4) | (442) | <443> | <444> | <451> | (452) | <459> | <+24> |
| STOLKIN | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - | - |
| S2 tuffer No.54 | - 10 | - 40 | | | . • | · wa | | - | . m | - | . ю | | ~ | m | 4 | 'n | - | 8 | ო | 4 |
| 83 buffer No. H. | • | | - 01 | - | • | | . 2 | - | - | ø | | _ | 4 | 0 | 84 | - | 4 | 6 | 8 | - |
| Si out diffusi | 0 | 0 | - | ō | 0 | - | 0 | • | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| VSDL1 #(m) | 8 | 98 | 1120 | 1280 | | 8 | 980 | 1120 | 98 | 640 | 8 | 960 | 88 | ŝ | 240 | 8 | 8 | 330 | 480 | 9 |
| VSDL2 at(pc) | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 8 | 80 | 9 | 907 | 200 | 88 | 89 | 8 | 200 | 800 | 9 | 8 | 88 |
| Delay Une Total Tpd (ps) | 1600 | 1560 | 1520 | 1 480 | - | 1400 | 1360 | 1320 | 1280 | 1240 | 1200 | 1100 | 1120 | 1080 | 1040 | 1000 | 960 | 920 | 980 | 940 |
| Delay Line of (os) | -40 | ₽ | ş | -40 | | -40 | -40 | -40 | -40 | -40 | -40 | -40 | Ş | 9 | 9 | 9 | Ş | ş | ę | 9 |
| | | | | | | | | | | | | | | | | | | | | |

【0042】以上のように実施の形態1のデジタル位相 制御回路10によれば、40psの分解能でクロック信号を 連続的に制御することができる。従来例のデジタル位相 制御回路100に比較しても、分解能を4分の1にする ことができた。実施の形態1のデジタル位相制御回路1 0では、電圧制御遅延線が2本であったが、本発明はこ れに限られず、互いに伝搬遅延時間の異なる遅延バッフ ァを有する3本以上の電圧制御遅延線を選択回路によっ て接続し、クロック信号を通過させる遅延バッファの種 類ごとの数を変更することにより総合遅延時間を前記遅 50 次ぎに本発明の実施の形態2のデジタル位相制御回路2

延バッファの伝搬遅延時間より微少な単位で変化させて クロック信号の位相を制御するデジタル位相制御回路を 構成してもよい。また、実施の形態1のデジタル位相制 御回路10では、160ps及び200psの伝搬遅延時間を有す る2種の遅延バッファを用い、分解能を40psとしたが、 本発明はこれに限られない。本発明によればさらに微少 の分解能で位相を制御するデジタル位相制御回路を構成 することができる。

【0043】実施の形態2

0 につき図2を参照して説明する。図2は本発明の実施の形態2のデジタル位相制御回路20を示す回路図である。なお、実施の形態2は、分解能が、リファレンスクロック信号の周期の1/80に設定された例である。

【0044】実施の形態2のデジタル位相制御回路20 は、入力された所定周波数のリファレンスクロック信号 に対して、位相が所定の分解能で制御された1又は2以 上のクロック信号を出力するデジタル位相制御回路にお いて、第一種の伝搬遅延時間 (160ps) を有する遅延バ ッファ (B0~F0) をh段 (h=5) 連接してなり、 リファレンスクロック信号が入力される第一の電圧制御 遅延線(遅延バッファBO~FOでなる電圧制御遅延 線)と、第一の電圧制御遅延線のi段(i=6)の出力 にそれぞれ接続し、第二種の伝搬遅延時間(200ps)を 有する遅延バッファ(Al~A5、Bl~B5、Cl~ C5、D1~D5、E1~E5、F1~F5)をj段 (j=5)連接してなるi本(i=6)の第二の電圧制 御遅延線(遅延バッファA1~A5、B1~B5、C1 ~C5、D1~D5、E1~E5又はF1~F5でなる 電圧制御遅延線)と、第二種の伝搬遅延時間(200ps) を有する遅延バッファ (X1~X8) をk段(k=8) 連接してなる第三の電圧制御遅延線(遅延バッファX1 ~X8でなる電圧制御遅延線)と、第一の電圧制御遅延 線及び第二の電圧制御遅延線の何れかの段(a0,a0B~f 5,f5B) からクロック信号を取り出し、かかる取り出し たクロック信号を第三の電圧制御遅延線の一段目に出力 する選択回路(S4)とを備え、第一の電圧制御遅延線 及び第三の電圧制御遅延線がそれぞれ遅延ロックループ (DLL3、DLL5) により帰還制御され、各第二の 電圧制御遅延線の各遅延バッファ(A1~F5)には、 第三の電圧制御遅延線を帰還制御する遅延ロックループ (DLL5) により生成される分解能を維持するための 遅延制御電圧又は電流(遅延制御信号22)が供給さ れ、第一種の伝搬遅延時間(160ps)と第二種の伝搬遅 延時間(200ps)との時間差(40ps)が、第一種の伝搬 遅延時間(160ps)及び第二種の伝搬遅延時間(200ps) のいずれよりも小さく設定され、第一種の伝搬遅延時間 (160ps)と第二種の伝搬遅延時間(200ps)との時間差 (40ps)を前記分解能としてクロック信号の位相を制御 することを特徴とするデジタル位相制御回路の一実施形 40 態である。また、第二の電圧制御遅延線(遅延バッファ $A1\sim A5$, $B1\sim B5$, $C1\sim C5$, $D1\sim D5$, E 1~E5又はF1~F5でなる電圧制御遅延線)のうち 少なくとも一の電圧制御遅延線(遅延バッファF1~F 5でなる電圧制御遅延線)が遅延ロックループ(DLL 4) により帰還制御され、他の第二の電圧制御遅延線 (遅延バッファA1~A5、B1~B5、C1~C5、 D1~D5又はE1~E5でなる電圧制御遅延線)の各 遅延バッファ (A1~E5) には、前記一の電圧制御遅

り生成される分解能を維持するための遅延制御電圧又は 電流(遅延制御信号21)が供給されてクロック信号の 位相を制御する。

【0045】遅延ロックループDLL3には、位相比較器PD3と、チャージポンプCP3と、ロウバスフィルタLPF3とが備えられる。遅延ロックループDLL4には、位相比較器PD4と、チャージポンプCP4と、ロウバスフィルタLPF4とが備えられる。以下に実施の形態2のデジタル位相制御回路20の動作につき数値10を挙げて説明する。

【0046】従来例のデジタル位相制御回路100と同様に、選択回路S1の4つの入力端子INには、それぞれ325.5MHz(周期3200ps)のクロック信号CLK1~4(リファレンスクロック)が800psの位相差を持って、計4相供給される。このクロック信号CLK1~4は、例えば図示しないフェイズロックループ(Phase Locked Loop)で、4つのクロック信号CLK1~4の周波数とそれぞれの位相差(800ps)が同一になるように予め制御されて入力端子INに供給されるものである。選犯回路S1は複数の入力端子INからある一対の差動を選択して取り出すものである。すなわち、選択回路S1は、差動クロック信号CLK1-3、CLK3-1、CLK2-4、CLK4-2の4通りうちから一対の差動クロック信号を選択して差動バッファA1、B0及び位相比較器PD3に出力する。

【0047】遅延ロックループDLL3は、5段の差動バッファB0~F0で構成される電圧制御遅延線を備える。この5段の差動バッファB0~F0は、それぞれ160psの伝搬遅延時間を持ち、遅延ロックループDLL3の帰還制御によって遅延時間が一定になるように制御されている。すなわち遅延ロックループDLL3は、5段の差動バッファB0~F0の総合遅延とリファレンスクロックから1/4周期の位相(800ps)がずれた信号とが同一位相になるように帰還制御され、160ps×5段=800psの周期が常に補償される。

【0048】選択回路S4は、合計36対の出力a0,a08~f5,f58のうちの22対の出力(図上網掛けされる差動バッファの出力)から1対の出力を選択するための回路である。遅延ロックループDLL5は、8段の差動バッファX1~X8で構成される電圧制御遅延線を備え、選択回路S4にて選択された出力信号が供給される。この8段の差動バッファX1~X8はそれぞれ200psの伝搬遅延時間を持ち、遅延ロックループDLL5の帰還制御によって遅延時間が一定になるように制御されている。すなわち遅延ロックループDLL5は、200ps×8段=1600psの周期が常に補償される。

(遅延バッファA1~A5、B1~B5、C1~C5、【0049】30個の差動バッファA1~F5はそれぞ

D1~D5又はE1~E5でなる電圧制御遅延線)の各れ遅延ロックループDLL5内の差動バッファX1~X

8と同一形状で同一の伝搬遅延時間のバッファで構成さ

延線を帰還制御する遅延ロックループ (DLL4) によ 50 る。この差動バッファA1~F5には、遅延ロックルー

プDLL5の遅延制御信号22が供給されているため、 伝搬遅延時間が200psに保たれる。さらに、差動バッフ ァAl~F5は、遅延ロックループDLL4の帰還制御 によって、200psの伝搬遅延時間が再度補償される。遅 延ロックループDLL4の帰還制御は次のように行われ る。位相比較器PD4は、差動バッファBO~FO、差 動バッファF1~F5を通過し1800psの総合遅延を有す る差動クロック信号を出力f5,f5Bから受けるとともに、 差動バッファA1を通過し200psの総合遅延を有する差 動クロック信号を出力a1,a18から受け、これらを位相比 10 較し位相誤差を検出して、UP信号又はDOWN信号を チャージポンプCP4に出力する。チャージポンプCP 4+ロウパスフィルタLPF4は、位相比較器PD4か らの信号により200psの伝搬遅延時間を保つように遅延 制御信号21を生成し各差動バッファA1~F5へ送り 出す。このように、差動バッファA1~F5には、2つ の遅延ロックループDLL4、DLL5により生成され る分解能を維持するための遅延制御電圧又は電流が供給 され、遅延バッファの位置によるその伝搬遅延時間のバ ラツキが抑えられ、精度の良い分解能が補償されてい る。実施の形態2のデジタル位相制御回路20において は、2つの遅延ロックループDLL4、DLL5を用い たが、遅延ロックループDLL5のみを用いても良い。 しかし、遅延ロックループDLL4をも用いれば、遅延 ロックループDLL5内の差動バッファX1~X8と差 動バッファA1~F5との遅延誤差を補償することがで きる。200psの遅延を補償している遅延ロックループD *

* LL5は、出力端子TO,TO8~T7,T78から合計16相(差動対8相)のクロック信号を出力する目的も兼ねており、その16相のクロックの用途によっては、クロック供給先に近い場所に配置された方が都合の良い場合がある。そのような場合に、差動バッファA1~F5と遅延ロックループDLL5との距離を離してこれらを配置して、差動バッファA1~F5の伝搬遅延時間にばらつきが生じても、遅延ロックループDLL4を用いていれば、遅延ロックループDLL4の帰還によって差動バッファA1~F5の伝搬遅延時間を補償することができるのである。なお、位相比較器PD4が、リファレンスクロック信号に対し200psの総合遅延を有する差動クロック信号を比較的離れた出力a1,a18から受けるのは、差動バッファの伝搬遅延時間の位置によるバラツキをより緩和するためである。

【0050】さらに実施の形態2のデジタル位相制御回路20の動作につき図2、表3及び表4を参照して説明する。

【0051】実施の形態2のデジタル位相制御回路20 は、40psの微少遅延時間(分解能)の変化を、リファレンスクロックと同一周期(40ps×40=1600ps)単位でかつ連続に出力することを目的とした回路である。表3は、実施の形態2のデジタル位相制御回路20のバッファの配列とその出力クロック信号の遅延時間との関係を示した表である。表3の網掛け部分はそのまま図2の網掛け部分に対応している。

【表3】

0 800 600 1000 A 0 200 400 В 160 360 560 760 960 1160 720 C 320 520% 920% 1120 1320 D 480 680 880 1080 1280 1480 E 840 1040 1240 1440 1640 640 F 1000 **%1200** 1600 1800 800 1400

凝軸: 160psBuffer

また、表4は、実施の形態2のデジタル位相制御回路20を用いて位相を遅らせる場合の選択回路S1、S4の各選択状態と各部の遅延時間と総合遅延時間とを示す表である。これは、40psの分解能でリファレンスクロックの周期(3200ps)を均等に80等分しクロック信号の位相が制御されることを表している。すなわち、リファレ40ンスクロックの周期に対し、出力されるクロック信号の位相が均一でかつ連続的に一定の分解能で追従できることを表している。なお、表4では、出力端子OUTは便宜上図2の出力TO,TOBのみに限定し、また選択回路S1と選択回路S4の遅延を無視している。

【表4】

横軸:200psBuffer

| | 1 (143) (144) (151) | 182 kg kg | o o o o | 1000 1040 1080 1120 | 0001 10401 1000 | 04 05 06 | (Carry | (102) (542) (542) | 2 2 2 2 | s2 d3 o4 t5 | BCC | 10001 1040] 10801 1120 | 1840 | 40 40 40 | /202/ /201/ /201/ | 6 | 20 24 | 1600 1600 1600 | 1040 1080 | 2600 2640 2690 2720 | 40 40 40 | <4443> <444> <451> <452> | 7 7 7 | 82 kg 04 kg | 2400 | 1040 1080 | 3400 3490 3520 | |
|---|---------------------|-----------|------------|---------------------|-----------------|----------|------------|-------------------|---------|-------------|-----|------------------------|-----------|----------|-------------------|----|--------|----------------|-----------|---------------------|----------|--------------------------------|-------|---------------|------|-----------|----------------|----|
| C(112) C(113) C(114) C(117) C(122) C(123) C(124) C(124) C(125) C(123) C(125) C | +- | Z. | 0 | | 1 | 40 | | 4 | 2 | 2 | 008 | 960 | 1760 | 0# | ⊢ | 10 | 2 | 1600 | 960 | l | 40 | ┝ | + | <u></u> | 2400 | 096 | l | ١ |
| | +- | | 0 0 | | | 401 40 | - | ┪ | 2 2 | 8 | | | | | ŀ | + | 5 | ı | | | | Н | • | ន | | | | l |
| | (182) | | 0 0 | | | 40 40 | (040) | /222/ | 2 2 | 4 | | | | | 1000/ | - | - | | | П | | (432> | + + | 61 02 | | | | l |
| C(12) C(13) C(14) C(21) C(21 | +- | | 0 | 260 | 760 | 40 | - | 4 | 2 | _ | | | 1560 | 40 | ⊢ | ╁ | 1 2 | 1600 | 360 | | 40 | Н | + | 14 14 | 2400 | 760 | 3160 | |
| (112) (113) (114) (121) (1 | | c2 | 0 0 | | | 40 40 | | ┨ | 2 2 | 20 | | | | | H | ┝ | 0 | | | | | Н | 4 4 | 23 | | | | l |
| (112) (113) (114) | +- | | 0 0 | | | 0+ | - | 4 | 2 2 | ₹ | | | | | ⊢ | ۱, | ę | Ľ | Li | | | H | 4 | | | | | l |
| (1.2) | +- | | 0 | | | | H | ┨ | 2 | 9 | | | | | ⊦ | ╁ | SE. | Ĺ | | | 40 | Н | * | 8 | Ĩ | | | |
| | (112) | | 0 | 680 520 | 480 520 | 0 | 680 | 7 | 2 2 | 25 | | | 1280 1320 | | (819) | | 2 | 1 | | 2080 2120 | | Н | 7 | | | 480 520 | 2920 2920 E | ٠. |

【0052】表4に示すように、状態〈111〉においては、選択回路S1によって差動クロック信号CLK1-3が選択されており、選択回路S4によって差動バッファD0の出力d0,d0Bが選択されている。したがって、状態〈111〉においては、選択回路S1から出力される差動クロック信号CLK1-3の遅延は0psであり、差動バッファB0~D0による遅延は480psのである。その結果、総合遅延が480psとなっている。

【0053】状態〈112〉においては、選択回路S1 によって差動クロック信号CIK1-3が選択されてお り、選択回路S4によって差動バッファC1の出力c1,c 1Bが選択されている。したがって、状態〈112〉においては、選択回路S1から出力される差動クロック信号 CLK1-3の遅延は0psであり、差動バッファB0、 C0、C1による遅延は520psのである。その結果、総合遅延が520psとなって、状態〈111〉に対し40ps位相が遅延している。したがって、状態〈111〉のときに、出力されるクロック信号の位相が所望の位相に対して40ps進んでいれば、状態〈112〉に切り換えることにより所望の位相のクロック信号を出力端子〇UTから出力することができる。

【0054】同様にしてさらに位相を遅らせる場合は、表4に示すように、状態〈113〉→〈114〉→〈121〉→···〈124〉→〈131〉→···〈134〉→〈141〉→···〈144〉→〈151〉→···〈154〉と、選択回路S4の選択を切り換えることにより、40psの分解能でクロック信号を連続的に制御することができる。さらに、状態〈154〉に対し、状態〈211〉に切り換えると、位相を40ps遅らせることができる。

【0055】表4に示すように、状態〈211〉においては、選択回路S1によって差動クロック信号CLK2-4が選択されており、選択回路S4によって差動バッファD0の出力d0,d0Bが選択されている。したがって、状態〈211〉においては、選択回路S1から出力される差動クロック信号CLK2-4の遅延は800psであり、差動バッファB0~D0による遅延は480psのである。その結果、総合遅延が1280psとなっている。

【0056】同様にしてさらに位相を遅らせる場合は、 30 表4に示すように、状態〈212〉→〈214〉→〈2 $21\rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle 224\rangle \rightarrow \langle 231\rangle \rightarrow \cdot \cdot \cdot \rightarrow$ $\langle 234 \rangle \rightarrow \langle 241 \rangle \rightarrow \cdots \rightarrow \langle 244 \rangle \rightarrow \langle 25$ 1〉→・・・→〈254〉と、選択回路S4の選択を切 り換え、さらに選択回路S1によって差動クロック信号 CLK3-1を選択して、状態〈311〉→〈314〉 $\rightarrow \langle \ 3\ 2\ 1\ \rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle \ 3\ 2\ 4\ \rangle \rightarrow \langle \ 3\ 3\ 1\ \rangle \rightarrow \cdot \cdot$ $\cdot \langle 334 \rangle \rightarrow \langle 341 \rangle \rightarrow \cdot \cdot \cdot \langle 344 \rangle \rightarrow \langle 35$ 1)→・・・〈354〉と、選択回路S4の選択を切り 換える。同様に、選択回路S1によって差動クロック信 40 号CLK4-2を選択して、状態411>→···→ $\langle 4 1 4 \rangle \rightarrow \langle 4 2 1 \rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle 4 2 4 \rangle \rightarrow \langle 4 3 \rangle$ $1 \rightarrow \cdots \rightarrow \langle 4 \ 3 \ 4 \rangle \rightarrow \langle 4 \ 4 \ 1 \rangle \rightarrow \cdots \rightarrow \langle 4 \ 4 \ 1 \rangle$ 44〉→〈451〉→・・・→〈454〉と、選択回路 S4の選択を切り換える。さらに、状態〈454〉の次 は、状態〈111〉に切り換えることにより連続的に40 psの分解能でクロック信号を制御することができる。 【0057】状態〈111〉~〈454〉を上述の順番

とは逆順に切り換えれば、40psの分解能でクロック信号 の位相を進めさせることができる。

によって差動クロック信号CLK1-3が選択されてお 50 【0058】以上のように実施の形態2のデジタル位相

制御回路20によれば、40psの分解能でクロック信号を 連続的に制御することができる。従来例のデジタル位相 制御回路100に比較しても、分解能を4分の1にする ことができた。実施の形態2のデジタル位相制御回路2 0では、遅延バッファが2種であったが、本発明はこれ に限られず、遅延バッファを3種以上各種所定数備え、 クロック信号を通過させる遅延バッファの種類ごとの数 を変更することによりクロック信号の総合遅延時間を遅 延バッファの伝搬遅延時間より微少な単位で変化させて 前記クロック信号の位相を制御するデジタル位相制御回 10 路を構成してもよい。また、実施の形態2のデジタル位 相制御回路20では、160ps及び200psの伝搬遅延時間を 有する2種の遅延バッファを用い、分解能を40psとした が、本発明はこれに限られない。本発明によればさらに 微少の分解能で位相を制御するデジタル位相制御回路を 構成することができる。

29

【0059】実施の形態3次ぎに本発明の実施の形態3 のデジタル位相制御回路30につき図3を参照して説明 する。図3は本発明の実施の形態3のデジタル位相制御 回路30を示す回路図である。なお、実施の形態3は、 分解能が、リファレンスクロック信号の周期の1/80公設 定された例である。

【0060】実施の形態3のデジタル位相制御回路20 は、入力された所定周波数のリファレンスクロック信号 に対して、位相が所定の分解能で制御された1又は2以 上のクロック信号を出力するデジタル位相制御回路にお いて、第一種の伝搬遅延時間(160ps)を有する遅延バ ッファ(J1~J5)を複数段(5段)連接してなり、 リファレンスクロック信号が入力される第一の電圧制御 遅延線(遅延バッファ J 1~ J 5 でなる電圧制御遅延 線)と、第二種の伝搬遅延時間(200ps)を有する遅延 バッファ(L1~L8)を複数段(8段)連接してなる 第二の電圧制御遅延線(遅延バッファし1~L8でなる 電圧制御遅延線)と、第二の電圧制御遅延線の入力側に 接続し、可変遅延バッファ(K1~K4)を複数段(4 段)連接してなるサイクリック遅延回路(31)と、第 一の電圧制御遅延線の何れかの段からクロック信号を取 り出し、かかる取り出したクロック信号を前記サイクリ ック遅延回路(31)の一段目に出力する選択回路(S 5) とを備え、第一の電圧制御遅延線及び第二の電圧制 御遅延線がそれぞれ遅延ロックループ(DLL6、DL L7)により帰還制御され、第一の電圧制御遅延線の各 遅延バッファ(J1~J5)は、第一の電圧制御遅延線 を帰還制御する遅延ロックループ(DLL6)により生 成される分解能を維持するための第一の遅延制御電圧又 は電流(遅延制御信号34)と、第二の電圧制御遅延線 を帰還制御する遅延ロックループ(DLL7)により生 成される分解能を維持するための第二の遅延制御電圧又 は電流(遅延制御信号35)とが供給され、前記サイク リック遅延回路(31)の各可変遅延バッファ(差動バ 50 成される遅延制御信号35によって遅延時間が一定にな

ッファK1~K4)は、第一の遅延制御電圧(遅延制御 信号34)又は電流、及び第二の遅延制御電圧又は電流 (遅延制御信号35) のうちいずれか一方(遅延制御信 号35)が供給されるとともに、他方(遅延制御信号3 4)をも供給するか否かを切り換える切換回路(32) が付設されてその伝搬遅延時間を第一種の伝搬遅延時間 (160ps)と第二種の伝搬遅延時間(200ps)とに切換可 能にされ、第一種の伝搬遅延時間(160ps)と第二種の 伝搬遅延時間(200ps)との時間差(40ps)が、第一種 の伝搬遅延時間 (160ps) 及び第二種の伝搬遅延時間の いずれよりも小さく設定され、第一種の伝搬遅延時間 (160ps)と第二種の伝搬遅延時間(200ps)との時間差 (40ps)を前記分解能としてクロック信号の位相を制御 することを特徴とするデジタル位相制御回路の一実施形 態である。

【0061】遅延ロックループDLL6には、位相比較 器PD6と、チャージポンプCP6と、ロウパスフィル タLPF6とが備えられる。遅延ロックループDLL7 には、位相比較器PD7と、チャージポンプCP7と、 ロウパスフィルタLPF7とが備えられる。以下に実施 の形態3のデジタル位相制御回路30の動作につき数値 を挙げて説明する。

【0062】従来例のデジタル位相制御回路100と同 様に、選択回路S1の4つの入力端子INには、それぞ れ325.5MHz(周期3200ps)のクロック信号CLK1 ~4 (リファレンスクロック) が800psの位相差を持っ て、計4相供給される。このクロック信号CLK1~4 は、例えば図示しないフェイズロックループ(Phase Loc ked Loop)で、4つのクロック信号CLK1~4の周波 数とそれぞれの位相差(800ps)が同一になるように予 め制御されて入力端子INに供給されるものである。選 択回路S1は複数の入力端子INからある一対の差動を 選択して取り出すものである。 すなわち、選択回路S1 は、差動クロック信号CLK1-3、CLK3-1、C LK2-4、CLK4-2の4通りうちから一対の差動 クロック信号を選択して差動バッファJ1及び位相比較 器PD6に出力する。

【0063】遅延ロックループDLL7は、8段の差動 バッファし1~L8で構成される電圧制御遅延線を備え る。この8段の差動バッファL1~L8は、それぞれ20 Opsの伝搬遅延時間を持ち、遅延ロックループDLL7 の帰還制御によって遅延時間が一定になるように制御さ れている。すなわち遅延ロックループDLL7は、200p s×8段=1600psの周期が常に補償される。一方、遅延 ロックループDLL6は、5段の差動バッファJ1~J 5で構成される電圧制御遅延線を備える。この5段の差 動バッファJ1~J5は、それぞれ160psの伝搬遅延時 間を持ち、遅延ロックループDLL6により生成される 遅延制御信号34と遅延ロックループDLL7により生

【表5】

るよう制御されている。遅延制御信号34は、-40psの遅延時間に制御するための信号である。遅延制御信号35は、200psの遅延時間に制御するための信号である。遅延ロックループDLL6には、電流を調節するための電流制御回路33が付加されている。遅延ロックループDLL6は、遅延ロックループDLL7で生成された200psの遅延時間に制御するための制御電流に、電流制御回路33から入力される-40psの遅延時間に制御するための制御電流が加算されることで、160ps×5段=800psの周期が常に補償される。

31

【0064】選択回路S5は、5対の出力j1,j18~j5,j58から1対の出力を選択するための回路である。

【0065】またサイクリック遅延回路31は微少遅延(分解能)を生成しかつその遅延を加減するための回路である。サイクリック遅延回路31は遅延ロックループDLL6内の差動バッファJ1~J5と同一形状で形成された4段の差動バッファK1~K4で構成されている。また、サイクリック遅延回路31には遅延制御信号35が常に供給されている。切換回路32は、遅延ロックループDLL6からの遅延制御信号34を開閉するた20めのものである。切換回路32には、各差動バッファK1~K4ごとにスイッチ素子SW1~SW4が設けられている。スイッチ素子SW1がOFF(閉)の時は、差動バッファK1は、遅延制御信号35のみを受け、伝搬遅延時間が200psとなる。スイッチ素子SW1がON

(開)の時は、差動バッファK1は、遅延制御信号34 及び遅延制御信号35を受け、伝搬遅延時間が160psと なる。スイッチ素子SW2~SW4の動作と差動バッフ ァK2~K4の伝搬遅延時間との関係も同様である。 【0066】出力端子CL1,XCL1~CL8,XCL8からは、前記 リファレンスクロックに対し分解能40psを持つ合計16 相(差動対8相)のクロック信号が同時に出力される。 【0067】さらに実施の形態3のデジタル位相制御回 路30の動作につき図3及び表5を参照して説明する。 【0068】実施の形態3のデジタル位相制御回路30 は、40psの微少遅延時間(分解能)の変化を、リファレ ンスクロックと同一周期 (40ps×40=1600ps) 単位でか つ連続に出力することを目的とした回路である。表5 は、実施の形態3のデジタル位相制御回路30を用いて 位相を遅らせる場合の選択回路S1、S5の各選択状態 と各部の遅延時間と総合遅延時間とを示す表である。と れは、40psの分解能でリファレンスクロックの周期(32) 00ps)を均等に80等分しクロック信号の位相が制御さ れることを表している。すなわち、リファレンスクロッ クの周期に対し、出力されるクロック信号の位相が均一 でかつ連続的に一定の分解能で追従できることを表して いる。なお、表5では、出力端子OUTは便宜上図3の 出力XCL4,XCL8のみに限定し、また選択回路S1と選択 回路S5の遅延を無視している。

| | (111) | (112) | (13) | (114) | (121) | (122) | (123) | \$25 | (181) | (192) | 会の | (134) | (14) | (142) | Ŷ(143) | (144) | (151) | (152) | (153) | (154) |
|----------------------------|------------|-------|-------|--------------|------------|---------------|------------------|-----------------|--------------|-----------|-------|-------|--------------|--------------|----------------|--------------------|--------------------|-------|-------|--|
| | - | - | - | Ē | <u> </u> - | - | - | ٦ | - | - | - | - | - | - | - | F | - | - | - | <u> </u> |
| S5 out-put No. at 1, at 18 | - | - | - | - | 2 | 7 | 2 | 7 | ை | ை | ø | es | 4 | 4 | 4 | 4 | ß | ស | വ | 2 |
| ovelie31 offsw() | - | 2 | 9 | 4 | | 2 | 3 | + | 1 | 2 | Б | * | - | 2 | ၈ | + | - | 2 | 3 | 4 |
| | ٥ | 0 | 0 | 0 | 0 | 0 | • | 0 | ٥ | ٥ | ٥ | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 6 |
| | 160 | 6 | 9 | 9 | | 320 | 320 | 320 | 9 | ê | 99 | 68 | 940 | 940 | 9 | 8 | 8 | 8 | 8 | 8 |
| refe3t dt(ps) | 680 | 20 | 760 | 800 | | 720 | 760 | 8 | | 120 | 160 | 800 | 9 | 720 | 8 | 800 | 680 | 720 | 760 | 800 |
| Delay Line Total Tpd (ps) | 2440 | 2480 | 2520 | 2560 | 2600 | 2640 | 2680 | 2720 | | 2800 | 2840 | 2880 | 2920 | 2960 | 3000 | 3040 | 3060 | 3120 | 3160 | 3200 |
| Delay Um of (ps) | 0 | 40 | 40 | 40 | H | 40 | 4 | 40 | 40 | 40 | 40 | 40 | Ç | Q | Ç | 0 | Ş | ç | Ş | Ç |
| | | | | | | | | | | | | | | | | | | | | |
| | (211) | (212) | (213) | (214) | <221> | <222> | <223 > | 4254> | (231) | (232) | (233) | (234) | (241) | (242) | <243> | (244) | <251> | <252> | <253> | (254) |
| | 2 | 2 | 2 | 2 | 2 | 2 | 1 | 7 | 2 | 7 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 | 2 |
| SS out-put No. at), at)B | - | - | - | = | 2 | 2 | 2 | ~ | 65 | 65 | m | m | • | - | - | * | 2 | S | 'n | ŝ |
| ovelle31 offsw() | _ | 64 | m | 7 | - | ~ | m | 7 | - | 2 | m | 7 | - | 2 | e | 7 | - | 2 | e | 4 |
| out dit(pa) | 900 | 8 | 8 | 8 | | 8 | 8 | 8 | 8 | 8 | 8 | 000 | 80 | 80 | 8 | 000 | 8 | 900 | 8 | 900 |
| LLG dK(ps) | 160 | 160 | 160 | 991 | | 220 | 320 | 320 | 9 | ş | ₽ | 480 | 2 | 640 | 940 | 9 | 8 | 8 | 8 | 800 |
| refe31 dt(ps) | 680 | 720 | 760 | 900 | | 720 | 260 | 800 | 980 | 120 | 160 | 800 | 980 | 22 | 282 | 800 | 989 | 720 | 760 | 8 |
| Cetay Line Total Tod (ps) | 3240 | 3280 | 3350 | 3360 | 3400 | 3440 | 3480 | 3520 | 3560 | 3600 | 3640 | 3680 | 3720 | 3760 | 3800 | 3840 | 3880 | 3920 | 3860 | 4000 |
| Deby Line off (ps) | 06 | 40 | 40 | 40 | | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | 40 | \$ | 40 | 40 | 40 |
| | | | | | | | | | | | | | | | | | | | | |
| | (310) | (312) | (313) | (314) | <321> | 4355 > | ⟨353⟩ | (354) | (331) | (335) | (883) | (334) | (341) | (345) | (3H3) | <344> | <351> | <352> | (323) | (354) |
| SICLKING | 9 | 3 | 3 | 3 | 6 | က | 9 | 3 | 9 | 6 | က | 6 | က | 6 | 9 | 6 | Э | 9 | 9 | e |
| S5 out-rut No. at), at)B | - | - | - | = | 2 | 5 | ~ | 2 | 9 | m | m | m | • | 4 | • | Ŧ | 'n | so. | ഹ | 'n |
| syoliog(offsw() | - | 2 | e | 7 | - | 2 | 9 | 7 | - | 2 | 60 | 7 | - | 7 | e | 7 | - | 2 | 6 | 4 |
| SI out dr(ps) | 1 000 | 1900 | 1 000 | 1 000 | | 1000 | 1600 | 1 800 | 1 800 | 1 800 | 1 800 | 1 000 | 1800 | 1800 | 1000 | 1900 | 1000 | 1600 | 1000 | 1000 |
| | 091 | 9 | 160 | 160 | | 88 | 320 | 320 | | ê | ₽ | 8 | 9 | 9 | 9 | 9 | 8 | 8 | 8 | 8 |
| velest attpe | 989 | 2 | 200 | 8 | 8 | 120 | 280 | 8 | ľ | 120 | 9 | 800 | 88 | 8 | 8 | 8 | 8 | 720 | 9 | 8 |
| Letay Line local Indicay | 2 | 3 | DZ! | 100 | ١ | 04240 | 4280 | 1320 | 4390 | 3 | 9 | 1480 | 225 | 300 | 30 | 2 | 3 | 27 | 9 | 3 |
| Detay Line of (ps) | ą | 2 | 40 | ₹ | 0 | 0 | 40 | 40 | 40 | 40 | 0+ | 40 | Q | Ş | Q | Ş | 3 | ę | 40 | Ş |
| | | | | | | | | | | | | | | | | | | | | |
| | CH1 | (412) | (413) | (414) | (451) | (422> | (423) | (454) | (431) | (432) | (433) | (434) | (441) | (442) | <443 | (44 †) | <451> | <452> | <459> | (424) |
| SI CLK No. | | - | ₹ | • | - | - | + | - | - | - | - | - | - | - | - | ₹ | 4 | 4 | - | 7 |
| SS out-put Nb. at) at 38 | - | - | - | - | 7 | 7 | 8 | 64 | 61 | ø | m | on | 4 | - | - | 7 | ĸ | ĸ | ĸ | S |
| ayolic31 off:sw() | - | 64 | m | • | - | 2 | 6 | + | - | 04 | 8 | - | _ | 8 | e | 7 | - | 84 | e | * |
| out dit(ps) | 2400 | 5400 | 0₽ž | | | 2400 | 5400 5400 | 2400 | | 2400 | 2400 | 2400 | 5400 | 5400 | 2400 | 2400 | 2400 | 2400 | 2400 | 2400 |
| | 9 | 160 | 150 | 9 | | ន្ត | 350 | 320 | | \$ | ₽ | 480 | \$ | 8 | 5 | 940 | 8 | 8 | 8 | 8 |
| rollo31 dt(pe) | 989 | 720 | 760 | | 089 | 720 | 760 | 800 | 980 | 120 | 260 | 8 | 99 | 20 | 8 | 88 | 8 | 720 | 760 | 8 |
| Deby Une Total Tod (ps) | 4840 | 4660 | 4920 | 4900 | ١ | 2040 | 2080 | 2120 | 5160 | 2200 | 5240 | 5280 | 5320 | 5300 | 2400 | 34 | 2480 | 2220 | 2200 | 38 00 00 00 00 00 00 00 00 00 00 00 00 00 |
| Delay Line of (ns) | 40 | 9 | 40 | 40 | | 40 | 40 | 40 | 40 | 40 | Q | 40 | 9 | 40 | 40 | 9 | 40 | 40 | 40 | Ç |
| | | | | | | | | | | | | | | | | | | | | |

【0069】表5に示すように、状態〈111〉におい ては、選択回路S1によって差動クロック信号CLK1 -3が選択されており、選択回路S5によって差動バッ ファJlの出力j1,j1Bが選択され、スイッチ素子SWl がOFFであり、スイッチ素子SW2~SW4がONで ある。したがって、状態〈111〉においては、選択回 路S1から出力される差動クロック信号CLK1-3の 遅延は0psであり、差動バッファ J 1 による遅延は160p s、サイクリック遅延回路31による遅延が680ps(その

ファK2~K4による遅延は160ps×3 = 480ps)、差動 バッファレ1~L8による遅延は200ps×8=1600psで ある。その結果、総合遅延は、2440psとなっている。 【0070】状態〈112〉においては、選択回路S1 によって差動クロック信号CLK1-3が選択されてお り、選択回路S5によって差動バッファJ1の出力j1,j 1Bが選択され、スイッチ素子SW1、SW2がOFFで あり、スイッチ素子SW3、SW4がONである。した がって、状態〈111〉においては、選択回路S1から うち、差助バッファK1による遅延は200ps、差動バッ 50 出力される差動クロック信号CLK1-3の遅延は0ps

であり、差動バッファ J 1 による遅延は160ps、サイク リック遅延回路31による遅延が720ps(そのうち、差 動バッファK1、K2による遅延は200ps×2=400ps、 差動バッファK3、K4による遅延は160ps×2 = 320p s) 、差動バッファL1~L8による遅延は200ps×8= 1600psである。その結果、総合遅延は、2480psとなって いる。したがって、状態〈111〉のときに、出力され るクロック信号の位相が所望の位相に対して40ps進んで いれば、状態〈112〉に切り換えることにより所望の 位相のクロック信号を出力端子〇UTから出力すること 10 ができる。

【0071】状態〈113〉においては、選択回路S1 によって差動クロック信号CLK1-3が選択されてお り、選択回路S5によって差動バッファJ1の出力j1,j 1Bが選択され、スイッチ素子SW1~SW3がOFFで あり、スイッチ素子SW4がONである。したがって、 状態〈113〉においては、選択回路S1から出力され る差動クロック信号CLK1-3の遅延は0psであり、 差動バッファJ1による遅延は160ps、サイクリック遅 延回路31による遅延が760ps(そのうち、差動バッフ ァK1~K3による遅延は200ps×3=600ps、差動バッ ファK4による遅延は160ps)、差動バッファし1~L 8による遅延は200ps×8 = 1600psである。その結果、 総合遅延は、2520psとなっている。したがって、状態 〈111〉のときに、出力されるクロック信号の位相が 所望の位相に対して80ps進んでいれば、状態〈113〉 に切り換えることにより所望の位相のクロック信号を出 力端子〇UTから出力することができる。

【0072】同様にしてさらに位相を遅らせる場合は、 表5に示すように、状態〈114〉→〈121〉→・・ $\cdot \rightarrow \langle 124 \rangle \rightarrow \langle 131 \rangle \rightarrow \cdot \cdot \cdot \langle 134 \rangle \rightarrow \langle 1$ $\langle 41 \rangle \rightarrow \cdots \langle 144 \rangle \rightarrow \langle 151 \rangle \rightarrow \cdots \langle 15 \rangle$ 4〉と、選択回路S5及び切換回路32を切り換えると とにより、40psの分解能でクロック信号を連続的に制御 することができる。さらに、状態〈154〉に対し、状 態〈211〉に切り換えると、位相を40ps遅らせること ができる。

【0073】表5に示すように、状態〈211〉におい

ては、選択回路S1によって差動クロック信号CLK2 - 4が選択されており、選択回路S5によって差動バッ ファJ1の出力j1,j1Bが選択され、スイッチ素子SW1 がOFFであり、スイッチ素子SW2~SW4がONで ある。したがって、状態〈111〉においては、選択回 路S1から出力される差動クロック信号CLK1-3の 遅延は800psであり、差動バッファ J 1 による遅延は160 ps、サイクリック遅延回路31による遅延が680ps(そ のうち、差動バッファK1による遅延は200ps、差動バ ッファK2~K4による遅延は160ps×3=480ps)、差 動バッファL1~L8による遅延は200ps×8=1600ps である。その結果、総合遅延は、3240psとなっている。 【0074】同様にしてさらに位相を遅らせる場合は、 表5 に示すように、状態〈212〉→〈214〉→〈2 $21\rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle 224\rangle \rightarrow \langle 231\rangle \rightarrow \cdot \cdot \cdot \rightarrow$ $\langle 234 \rangle \rightarrow \langle 241 \rangle \rightarrow \cdots \rightarrow \langle 244 \rangle \rightarrow \langle 25$ 1〉→・・・→〈254〉と、選択回路S5及び切換回 路32を切り換え、さらに選択回路S1によって差動ク ロック信号CLK3-1を選択して、状態〈311〉→ $\langle 3 \ 1 \ 4 \rangle \rightarrow \langle 3 \ 2 \ 1 \rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle 3 \ 2 \ 4 \rangle \rightarrow \langle 3 \ 3$ $1 \rightarrow \cdots \langle 3 3 4 \rangle \rightarrow \langle 3 4 1 \rangle \rightarrow \cdots \langle 3 4$ **4** > → ⟨351⟩ →··· ⟨354⟩ と、選択回路S5 及び切換回路32を切り換える。同様に、選択回路S1 によって差動クロック信号CLK4-2を選択して、状 態411>→・・・→〈414〉→〈421〉→・・・ $\rightarrow \langle 424 \rangle \rightarrow \langle 431 \rangle \rightarrow \cdots \rightarrow \langle 434 \rangle \rightarrow \langle 4$ $41\rangle \rightarrow \cdot \cdot \cdot \rightarrow \langle 444\rangle \rightarrow \langle 451\rangle \rightarrow \cdot \cdot \cdot \rightarrow$ 〈454〉と、選択回路S5及び切換回路32を切り換 える。さらに、状態〈454〉の次は、状態〈111〉 30 に切り換えることにより連続的に40psの分解能でクロッ ク信号を制御することができる。

【0075】状態〈111〉~〈454〉を上述の順番 とは逆順に切り換えれば、40psの分解能でクロック信号 の位相を進めさせることができる。表6に、実施の形態 3のデジタル位相制御回路30を用いて位相を進める場 合(表5に対して逆順)の選択回路S1、S5の各選択 状態と各部の遅延時間と総合遅延時間とを示した。

【表6】

| (154) | 7 | - | • | 2400 | 9 | 980 | 4840 | Ŷ | <254> | က | - | - | 1600 | D 6 | 3 | 3 | 7 | ſ | € | 8 | = | - | 800 | 9 6 | 200 | 2 5 | 7 | (424) | - | _ | = | 6 | 160 | 980 | 2440 | 7 |
|-------|-----------|----------------------|-------------------|------------------|-----------|---------------|---------------------------|--------------------|--------------|------------|---------------------------|------------------|-------------|------------|--------------|---------------------------|-------------------|---|--------------|-----------|----------------------------|-------------------|----------------|-------------|---------------|---------------------------|--------------------|-------------------|--------------|---------------------|------------------|----------|--------------|---------------|--------------------------|--------------------|
| | , | | 2 | 8 | S | 720 | 680 | 0 | | 6 | _ | 2 | 8 | 5 E | 1 | 2 | 유 | | | 8 | - | 2 | 8 | 8 5 | 2 5 | 200 | ₽ | ١. | - | | . 01 | 0 | 9 | 30 | 2480 | 5 |
| (153) | | | | | | | | | <253> | | | İ | | | | | | | 9 <u>2</u> 9 | | | | | | ľ | | | <458 | | | | | | | | |
| <152> | , | _ | m | 5400 | 5 | 760 | 4920 | Ŷ | <252> | 6 | - | 9 | 1600 | 8 5 | | 4120 | ş | | ⟨325⟩ | 2 | - | 3 | 800 | 9 9 | 00/ | 333 | 7 | (452) | - | - | . 0 | ° | 9 | 760 | 2220 | 1 |
| (151) | • | - | • | 2400 | <u>.</u> | 800 | 4960 | Ŷ | <251> | 6 | - | 7 | 1600 | B 8 | | 41 60 | ş | | ⟨321⟩ | ~ | - | 4 | 800 | 8 | | 3 5 | 7 | <451> | - | - | • | ٥ | 5 | 8 | 2200 | -40 |
| <144> | 7 | . 2 | - | 2400 | 320 | 9 | 2000 | 0 | <544> | 6 | 2 | - | 1600 | 200 | | 4200 | -0 | Ì | € | ~ | ~ | 1 | 009 | 330 | | 3 5 | 7 | <444 | Ī | - 6 | - | 0 | 320 | 980 | 2000 | -40 |
| <143> | ľ | | 2 | 2400 | 320 | 78 | 5040 | Ŷ | <243> | e | 7 | 2 | 1600 | ន្តន | | \$2 * | 40 | | ₹3 | 7 | 8 | 7 | 80 | 8 | 2 | 2 | 7 | <443 > | - | | 1 01 | 0 | 33 | ž | 2040 | 97 |
| (142) | ľ | | , es | 5 4 8 | 320 | 760 | 2080 | Ŷ | (242) | 6 | 8 | 8 | 1800 | 22 | | 4280 | 40 | | (345) | 2 | 2 | က | 8 | 820 | | 3 5 | 7 | (442) | - | ۰ ۰ | . 0 | 0 | 330 | 8 | 2080 | ş |
| (141) | | ٠. | • | 8 8 | 920 | 8 | 5120 | Ŷ | ⟨241⟩ | 6 | 2 | 4 | 1600 | 8 8 | 3 | 4320 | ę | | € | ~ | 2 | * | 8 | 920 | | 225 | ? | (41) | - | | • • | 0 | 320 | 8 | 2720 | 9 |
| (134) | 7 | - 6 | - | 5400 | 480 | 680 | 21 60 | 0 | (234) | n | 6 | 1 | 1600 | 9 6 | | 4360 | -40 | İ | (334) | 2 | 60 | - | 800 | 680 | | noer e | 1 | (434) | ŀ | . 01 | ' - | ٥ | ₽ | 689 | 2700 | -4U |
| (133) | ľ | - 67 | ~ | 2400 | 480 | 720 | 5200 | 04- | (233) | • | எ | 2 | 1600 | 480 | | 4400 | 9 | | (333) | 2 | es | 8 | 900 | ₽ : | 2 | GGE S | 7 | (493) | - | . 01 | 1 64 | 0 | 8 | 720 | 2800 | - 4 0 |
| (132) | ŀ | | | 2400 | \$ | 160 | 5240 | -40 | (232) | • | es | en | 1600 | 480 | 3 | 4440 | 40 | | (385) | ~ | က | œ | 80 | 9 | 2 | 3040 | 7 | (492) | - | - 6 | 1 00 | ٥ | 8 | 160 | 2840 | 9 |
| <131> | • | - 6 | · | ı | | | | 7 | <231> | er, | ຕ | - | 1600 | ⊕ 8 | | 4480 | 40 | | (331) | 2 | æ | - | 8 | 9 | 2 | 2000 | 7 | (431) | - | . « | 7 🕶 | 0 | 9 | 8 | 2880 | 9 |
| (124) | 7 | - | - | 548 | 940 | 680 | 5320 | 04- | (224> | 3 | • | - | 1600 | 5 6 | 9 | 4520 | -40 | | (354) | 2 | • | - | 8 | 640 | 8 | 3/20 | Q. | (454) | ٦ | | - | 0 | 640 | 680 | 2920 | -40 |
| (£Z1) | | • | ~ ~ | 2400 | 940 | 720 | 2360 | 40 | ⟨223⟩ | 6 | • | 2 | 1600 | 0.40 | 3 | 4560 | 10 | | ⟨353⟩ | 2 | - | 7 | 8 | 640 | 20 | 2007 | 7 | <423 > | - | | - 8 | 0 | 640 | 720 | 2900 | 9- |
| (122) | | - | - 65 | 540 | 8 | 760 | 2400 | -40 | ⟨225⟩ | 6 | * | 67 | 1600 | 20 50 | 3 | 4600 | -40 | | (325) | 2 | • | 67 | 8 | 9 | 780 | 8 | 9 | (472) | - | . • | | 0 | 8 | 760 | 3000 | - |
| (121) | • | • | • | 5400 | ş | 90 | 5440 | -40 | <221⟩ | | 4 | • | 1900 | \$ 8 | 3 | 4640 | -40 | | (351) | 2 | • | 7 | 8 | 9 | 8 | 9 | 7 | (421) | - | - • | res | 0 | 949 | 8 | 3040 | 4 |
| (114) | • | r ur | - | 5400 | 8 | 89 | 5480 | 04- | (214) | 6 | 60 | - | 1600 | 8 | | 8 1 | 7 | | <31¢⟩ | 7 | C) | _ | 8 | 8 | 88 | 2000 | T T | (414) | Ī | - 6 | , - | 0 | 8 | 980 | 3080 | 9 |
| (113) | | | ۰ ۵ | 5400 | 8 | 720 | 5520 | 0+ | (213) | • | 2 | 8 | 1900 | 8 | 3 | 4720 | 7 | | (313) | 2 | ß | 8 | 8 | 8 | 720 | 3350 | 7 | (413) | - | - L | 0 04 | 0 | 8 | 720 | 3120 | 7 |
| (112) | l٠ | - 40 | | 5400 | 8 | 760 | 5560 | -40 | (212) | 6 | S | m | 1900 | 8 | 3 | 4760 | 7 | | (312) | 7 | ĸ | 6 | 8 | 8 | 8 | DOS: | 7 | (412) | - | - 14 | | 0 | 8 | 760 | 3160 | 7 |
| (11) | • | ruc | • | 5400 | 8 | 900 | 2600 | ٥ | (211) | 3 | S | 4 | 0091 | 88 | | 984 | 40 | | (311) | 2 | ç | ~ | 8 | 00 | 8 | 900 | Ŷ | (411) | - | - k | • | 0 | 8 | 800 | 3200 | 7 |
| | ST OLY NE | SS outrat Nr × 3× 3B | svelic31 offsac() | out dit(ps) | The dates | yele31 dt(ps) | Datay Line Total Tpd (ps) | Debay Line dt (ps) | | SI CLK No. | SS out-put No. at),at)B | cyclic31 affsw() | out dit(ps) | LLS at(ps) | (cica) ands/ | Delay Line Total Tod (ps) | Delay Une of (ps) | | | SI CLK NA | 55 out-out No. at), at 7B | ayollo31 offisw() | il our dit(ps) | CLL6 dt(pa) | refeat drips) | Delay Line Total Ind (DS) | Delay Line of too. | | 41 / 10 / 13 | Statement No. of 18 | evelle31 offew() | out atta | ALLS attract | yolo31 dt(ps) | Celay Une Total Tpd (ps) | Delay I he of (ne) |

【0076】以上のように実施の形態3のデジタル位相 制御回路20によれば、40psの分解能でクロック信号を 連続的に制御することができる。従来例のデジタル位相 制御回路100に比較しても、分解能を4分の1にする ことができた。また、遅延バッファの位置によるその伝 搬遅延時間のバラツキが抑えられ、分解能の精度が向上 するという効果がある。伝搬遅延時間を第一種の伝搬遅 延時間 (160ps) と第二種の伝搬遅延時間 (200ps) とに 切換可能にされた可変遅延バッファ (差動バッファ K 1 ~K4)を採用したことにより、バッファ数及びセレク 50 バッファの伝搬遅延時間より微少な単位で変化させて前

タ数の少ない高分解能デジタル位相制御回路を構成する ことができた。選択回路(セレクタ)の数が1つなの で、複数の選択回路の切換タイミングがずれることによ る弊害が生じないという効果がある。

【0077】実施の形態3のデジタル位相制御回路30 では、遅延バッファが2種であったが、本発明はこれに 限られず、遅延バッファを3種以上各種所定数備え、ク ロック信号を通過させる遅延バッファの種類ごとの数を 変更することによりクロック信号の総合遅延時間を遅延

記クロック信号の位相を制御するデジタル位相制御回路 を構成してもよい。また、実施の形態3のデジタル位相 制御回路30では、160ps及び200psの伝搬遅延時間を有 する2種の遅延バッファを用い、分解能を40psとした が、本発明はこれに限られない。本発明によればさらに 微少の分解能で位相を制御するデジタル位相制御回路を 構成することができる。

[0078]

【発明の効果】上述のように本発明には、主に以下のよ うな効果がある。すなわち本発明は、それぞれ異なる伝 10 示す回路図 搬遅延時間を有する遅延バッファを2種以上各種所定数 備え、クロック信号を通過させる遅延バッファの種類ご との数を変更することにより前記クロック信号の総合遅 延時間を前記遅延バッファの伝搬遅延時間より微少な単 位で変化させて前記クロック信号の位相を制御するの で、分解能が遅延バッファの遅延時間よりも小さくなる という効果がある。これにより、遅延バッファの限界の 微少遅延時間よりさらに小さい分解能を得ることができ るという効果がある。また、分解能を小さくするために 遅延バッファの遅延時間を小さくする(高速化する)必 20 VCDL1、VCDL2…電圧制御遅延線 要はないので、分解能を小さくするために遅延バッファ の数が増加してしまうという不利益はない。その結果と して、遅延バッファの高速化に伴う消費電力の増加及び 遅延バッファの数の増加に伴う消費電力の増加がともに 防がれ、かつ、遅延バッファの数の増加に伴う回路専有 面積の増加が防がれ、省電力・小面積型の高分解能デジ タル位相制御回路を得ることができるという効果があ る。また、分解能を小さくするために遅延バッファの遅 延時間を小さくする(髙速化する)必要がないので、髙 速化のために高度な設計や高性能プロセスが必要となら 30 IN…入力端子 ない。そのため、設計負担、プロセス負担を増大させる ことなく髙分解能デジタル位相制御回路を構成すること

ができるという効果がある。

【図面の簡単な説明】

【図1】 本発明の実施の形態1のデジタル位相制御回 路10を示す回路図

【図2】 本発明の実施の形態2のデジタル位相制御回 路20を示す回路図

【図3】 本発明の実施の形態3のデジタル位相制御回 路30を示す回路図

【図4】 従来の一例のデジタル位相制御回路100を

【符号の説明】

10…実施の形態1のデジタル位相制御回路

20…実施の形態2のデジタル位相制御回路

30…実施の形態3のデジタル位相制御回路

31…サイクリック遅延回路

100…従来の一例のデジタル位相制御回路

 $B0 \sim F0$, $A1 \sim F5$, $X1 \sim X8$, $G1 \sim G10$,

H1~H8、J1~J5、L1~L8…差動バッファ

K1~K4…可変遅延バッファ

DLL1, DLL2, DLL3, DLL4, DLL5,

DLL6、DLL7…遅延ロックループ


S1、S2、S3、S4、S5…選択回路

PD1、PD2、PD3、PD4、PD5、PD6、P D7…位相比較器


CP1, CP2, CP3, CP4, CP5, CP6, C P7…チャージポンプ

LPF1, LPF2, LPF3, LPF4, LPF5, LPF6、LPF7…ロウパスフィルタ


OUT…出力端子



【図2】



【図3】



【図4】 - DLL1 (160ps x 1089=1600ps) 22 ᅙ — GENT PELS OF PELS OF PELS OF PELS OF PELS OF PELS OF PERS OF P

フロントページの続き

F ターム(参考) 58079 BA20 BC03 CC02 CC13 DD05

DD06 DD20

53001 AA11 BB00 DD09

5J106 AA05 CC21 CC38 CC58 DD09

DD24 DD32 FF03 GG14 HH02

JJ07 KK38 KK40 LL05

5K047 AA05 GG09 GG42 MM48 MM63